EMIF接口

在第一个项目中的首先就是调试DSP与FPGA之间的EMIF调试，EMIF调试的重点就在于时序；

1.EMIF是一种并行总线结构

大致由时钟线、数据线（低有效）、地址线（低有效）、写使能（低有效）、读使能（低有效）、片选信号（低有效）6个信号（根据项目芯片不同可能有更多的并行信号）构成，并行总线的时序需要查看芯片手册

写为例：

打拍： AWE1<= AWE; AWE2<= AWE1;AWE3<= AWE2;

下降沿：AWE4<=AWE3 and (not AWE2);

        在写入时，在写使能有效期间（并且片选信号有效、地址线有效），通过对写使能打拍使其在下降沿有效时写入数据（在写使能下降沿时，此时数据线必须依然有效），从而实现代码的写入

读为例：

        在写入时，在读使能有效期间（并且片选信号有效、地址线有效），通过对读使能打拍使其打拍后的信号依然处于低有效读入数据（此时数据线必须依然有效），从而实现代码的读取