HDLBits第十四章练习及答案2

最新推荐文章于 2022-07-31 15:45:46 发布
最新推荐文章于 2022-07-31 15:45:46 发布
阅读量1.2k 收藏 7
点赞数 2
分类专栏： Verilog HDL 文章标签： verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44887565/article/details/120669166
版权

有限状态机

10、旅鼠1

在旅鼠的 2D 世界中，旅鼠可以处于两种状态之一：向左走或向右走。如果碰到障碍物，它会改变方向。特别是，如果旅鼠在左边被撞到，它会向右走。如果它在右边被撞到，它会向左走。如果它同时在两侧碰撞，它仍然会转换方向。

实现一个具有两个状态、两个输入和一个输出的摩尔状态机来模拟这种行为。
在这里插入图片描述
提示：
在这里插入图片描述

代码实现：

module top_module(
    input clk,
    input areset,    // Freshly brainwashed Lemmings walk left.
    input bump_left,
    input bump_right,
    output walk_left,
    output walk_right); //  

    parameter LEFT=1'b0, RIGHT=1'b1;
    reg state, next_state;

    always @(*) begin
        case(state)     // State transition logic
            LEFT:begin
            if( bump_left == 1'b1 )
                next_state <= RIGHT;
            else
                next_state <= LEFT;   
            end    
            RIGHT:begin
            if( bump_right == 1'b1 )
                next_state <= LEFT;
            else
                next_state <= RIGHT;   
            end
        endcase
    end

    always @(posedge clk, posedge areset) begin
        if(areset)
            state <= LEFT;
        else
            state <= next_state;// State flip-flops with asynchronous reset
    end

    // Output logic
    assign walk_left = (state == LEFT);
    assign walk_right = (state == RIGHT);

endmodule

验证结果：
在这里插入图片描述

11、旅鼠2

除了左右走，旅鼠会摔倒（并且大概会“啊啊！”）如果地面消失在它们下面。

除了左右行走和碰撞时改变方向，当ground=0 时，旅鼠会摔倒并说“aaah！”。当地面重新出现（地面=1）时，旅鼠将继续沿与坠落前相同的方向行走。跌倒时被撞到不影响行走方向，被撞在与地面消失（但尚未落下）相同的循环中，或当地面重新出现时仍在跌倒时，也不影响行走方向。

构建一个有限状态机来模拟这种行为。
在这里插入图片描述
提示：
在这里插入图片描述

代码实现：

module top_module(
    input clk,
    input areset,    // Freshly brainwashed Lemmings walk left.
    input bump_left,
    input bump_right,
    input ground,
    output walk_left,
    output walk_right,
    output aaah ); 
    
    parameter LEFT=2'b00, RIGHT=2'b01,AH_LEFT=2'b10,AH_RIGHT=2'b11;
    reg [1:0] state, next_state;
    wire [1:0] bump;
    
    assign bump = {bump_left,bump_right};
        
    always @(*) begin
        case(state)     // State transition logic
            LEFT:begin
            if( ground ==1'b0 ) 
                next_state <= AH_LEFT;
            else if( bump == 2'b10 || bump == 2'b11)
                next_state <= RIGHT;
            else
                next_state <= LEFT;   
            end  
            RIGHT:begin
            if( ground ==1'b0 ) 
                next_state <= AH_RIGHT;
                else if( bump == 2'b01 || bump == 2'b11)
                next_state <= LEFT;
            else
                next_state <= RIGHT;   
            end 
            AH_LEFT:begin
            if( ground ==1'b0 ) 
                next_state <= AH_LEFT;
            else
                next_state <= LEFT;   
            end    
            AH_RIGHT:begin
            if( ground ==1'b0 ) 
                next_state <= AH_RIGHT;
            else
                next_state <= RIGHT;   
            end              
        endcase
    end

    always @(posedge clk, posedge areset) begin
        if(areset)
            state <= LEFT;
        else
            state <= next_state;// State flip-flops with asynchronous reset
    end

    // Output logic
    assign walk_left = (state == LEFT);
    assign walk_right = (state == RIGHT);
    assign aaah = ((state == AH_LEFT) || (state == AH_RIGHT));
    
endmodule

验证结果：
在这里插入图片描述

12、旅鼠3

除了行走和跌倒之外，有时还可以让旅鼠做一些有用的事情，比如挖掘（当dig=1时它开始挖掘）。如果旅鼠当前正在地面上行走（地面=1并且没有下落），它可以挖掘，并且会继续挖掘直到到达另一侧（地面=0）。那个时候，因为没有地面，它会掉下来（啊啊！），然后一旦它再次撞到地面就继续沿着原来的方向走。与坠落一样，在挖掘时被撞到没有任何影响，并且在坠落或没有地面时被告知要挖掘被忽略。

（换句话说，一只行走的旅鼠可以跌倒、挖掘或切换方向。如果满足以上条件中的一个，则fall的优先级高于dig，后者的优先级高于切换方向。）

扩展您的有限状态机来模拟这种行为。
在这里插入图片描述
提示：
在这里插入图片描述

代码实现：

module top_module(
    input clk,
    input areset,    // Freshly brainwashed Lemmings walk left.
    input bump_left,
    input bump_right,
    input ground,
    input dig,
    output walk_left,
    output walk_right,
    output aaah,
    output digging ); 

    parameter LEFT=3'b000, RIGHT=3'b001,AH_LEFT=3'b010,AH_RIGHT=3'b011,DIG_LEFT=3'b100,DIG_RIGHT=3'b101;
    reg [2:0] state, next_state;
    wire [1:0] bump; 
    
    assign bump = {bump_left,bump_right};
    
    always @(*) begin
        case(state)     // State transition logic
            LEFT:begin
            if( ground ==1'b0 ) 
                next_state <= AH_LEFT;
            else if( dig ==1'b1 ) 
                next_state <= DIG_LEFT;    
            else if( bump == 2'b10 || bump == 2'b11)
                next_state <= RIGHT;
            else
                next_state <= LEFT;   
            end  
            RIGHT:begin
            if( ground ==1'b0 ) 
                next_state <= AH_RIGHT;
            else if( dig ==1'b1 ) 
                next_state <= DIG_RIGHT;      
            else if( bump == 2'b01 || bump == 2'b11)
                next_state <= LEFT;
            else
                next_state <= RIGHT;   
            end 
            AH_LEFT:begin
            if( ground ==1'b0 ) 
                next_state <= AH_LEFT;
            else
                next_state <= LEFT;   
            end    
            AH_RIGHT:begin
            if( ground ==1'b0 ) 
                next_state <= AH_RIGHT;
            else
                next_state <= RIGHT;   
            end
            DIG_LEFT:begin
            if( ground ==1'b0 ) 
                next_state <= AH_LEFT;
            else
                next_state <= DIG_LEFT;   
            end 
            DIG_RIGHT:begin
            if( ground ==1'b0 ) 
                next_state <= AH_RIGHT;
            else
                next_state <= DIG_RIGHT;   
            end      
        endcase
    end    

    always @(posedge clk, posedge areset) begin
        if(areset)
            state <= LEFT;
        else
            state <= next_state;// State flip-flops with asynchronous reset
    end

    // Output logic
    assign walk_left = (state == LEFT);
    assign walk_right = (state == RIGHT);
    assign aaah = ((state == AH_LEFT) || (state == AH_RIGHT));
    assign digging = ((state == DIG_LEFT) || (state == DIG_RIGHT));
    
endmodule

验证结果：
在这里插入图片描述

13、旅鼠4

尽管旅鼠可以行走、跌倒和挖掘，但旅鼠并非无懈可击。如果旅鼠掉得太久然后撞到地面，它可能会飞溅。特别是，如果旅鼠跌落超过 20 个时钟周期然后撞到地面，它将永远（或直到 FSM 重置）溅出并停止行走、跌落或挖掘（所有 4 个输出都变为 0）。旅鼠在落地前可以跌落多远没有上限。旅鼠只会在落地时溅起水花；它们不会在半空中飞溅。

扩展您的有限状态机来模拟这种行为。

跌倒 20 个周期是可以存活的：
在这里插入图片描述
下降 21 个周期会导致飞溅：
在这里插入图片描述
提示：使用 FSM 来控制一个计数器，该计数器跟踪旅鼠下降的时间。
在这里插入图片描述
代码实现：

module top_module(
    input clk,
    input areset,    // Freshly brainwashed Lemmings walk left.
    input bump_left,
    input bump_right,
    input ground,
    input dig,
    output walk_left,
    output walk_right,
    output aaah,
    output digging ); 

    parameter LEFT=3'b000, RIGHT=3'b001,AH_LEFT=3'b010,AH_RIGHT=3'b011;
    parameter DIG_LEFT=3'b100,DIG_RIGHT=3'b101,SPLAT=3'b110,DEAD=3'b111;
    reg [2:0] state, next_state;
    wire [1:0] bump; 
    wire [4:0] cycle_count;
    
    assign bump = {bump_left,bump_right};

    always @(posedge clk, posedge areset) begin
        if(areset)
            cycle_count <= 5'd0;
        else if((next_state == AH_LEFT) || (next_state == AH_RIGHT))
            cycle_count <= cycle_count + 1'b1;
        else
            cycle_count <= 5'd0;            
    end
    
    always @(*) begin
        case(state)     // State transition logic
            LEFT:begin
            if( ground ==1'b0 ) 
                next_state <= AH_LEFT;
            else if( dig ==1'b1 ) 
                next_state <= DIG_LEFT;    
            else if( bump == 2'b10 || bump == 2'b11)
                next_state <= RIGHT;
            else
                next_state <= LEFT;   
            end  
            RIGHT:begin
            if( ground ==1'b0 ) 
                next_state <= AH_RIGHT;
            else if( dig ==1'b1 ) 
                next_state <= DIG_RIGHT;      
            else if( bump == 2'b01 || bump == 2'b11)
                next_state <= LEFT;
            else
                next_state <= RIGHT;   
            end 
            AH_LEFT:begin
            if((ground ==1'b0) &&(cycle_count < 5'd20)) 
                next_state <= AH_LEFT;
            else if((ground ==1'b0) &&(cycle_count >= 5'd20))
                next_state <= SPLAT;
            else    
                next_state <= LEFT;   
            end    
            AH_RIGHT:begin
            if((ground ==1'b0) &&(cycle_count < 5'd20)) 
                next_state <= AH_RIGHT;
            else if((ground ==1'b0) &&(cycle_count >= 5'd20))
                next_state <= SPLAT;     
            else
                next_state <= RIGHT;   
            end
            DIG_LEFT:begin
            if( ground ==1'b0 ) 
                next_state <= AH_LEFT;
            else
                next_state <= DIG_LEFT;   
            end 
            DIG_RIGHT:begin
            if( ground ==1'b0 ) 
                next_state <= AH_RIGHT;
            else
                next_state <= DIG_RIGHT;   
            end   
            SPLAT:begin
                if( ground ==1'b1 ) 
                next_state <= DEAD;
            else
                next_state <= SPLAT;   
            end  
            DEAD:
                next_state <= DEAD;
        endcase
    end    

    always @(posedge clk, posedge areset) begin
        if(areset)
            state <= LEFT;
        else
            state <= next_state;// State flip-flops with asynchronous reset
    end

    // Output logic
    assign walk_left = (state == LEFT);
    assign walk_right = (state == RIGHT);
    assign aaah = ((state == AH_LEFT) || (state == AH_RIGHT) || (state == SPLAT));
    assign digging = ((state == DIG_LEFT) || (state == DIG_RIGHT));
    
endmodule

验证结果：
在这里插入图片描述

14、One-hot FSM

独热码，给定以下具有 1 个输入和 2 个输出的状态机：
在这里插入图片描述
根据状态转移图输出下一状态与结果。

代码实现：

module top_module(
    input in,
    input [9:0] state,
    output [9:0] next_state,
    output out1,
    output out2);

    parameter S0=4'd0,S1=4'd1,S2=4'd2,S3=4'd3,S4=4'd4;
    parameter S5=4'd5,S6=4'd6,S7=4'd7,S8=4'd8,S9=4'd9;
    
    assign next_state[0] = ~in & (state[S0]|state[S1]|state[S2]|state[S3]|state[S4]|state[S7]|state[S8]|state[S9]);
    assign next_state[1] = in & (state[S0]|state[S8]|state[S9]);
    assign next_state[2] = in & state[S1];
    assign next_state[3] = in & state[S2];
    assign next_state[4] = in & state[S3];
    assign next_state[5] = in & state[S4];
    assign next_state[6] = in & state[S5];
    assign next_state[7] = in & (state[S6]|state[S7]);
    assign next_state[8] = ~in & state[S5];
    assign next_state[9] = ~in & state[S6];
    
    assign out1 = (state[S8] || state[S9]);
    assign out2 = (state[S7] || state[S9]);
    
endmodule

验证结果：
在这里插入图片描述

Alice的博客
关注
  • 2
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Hdlbit:状态机Fsm serial参考答案及解析
m0_56158239的博客
08-31 442
Tip:首先定义四个状态,s1为开始状态检测输入in是否为0,是的话进入s2,s2为传输数据状态,定义了一个计数器,计数到8进入下一状态,s3判断in是否为1 module top_module( input clk, input in, input reset, // Synchronous reset output done ); parameter s1=0,s2=1,s3=2,Done=3,waitt=4; reg [3:0] stat...
HDLBits（答案）
09-01
1.里面为HDLBits的答案，包含个人的理解以及部分大佬的学习理解。 2.题目已经全部翻译成中文，附上图观看方便 3.文件类型为markdown文件
HDLBits第十四章练习及答案1
Alice的博客
10-07 1385
有限状态机1、简单 FSM1(异步复位)2、简单 FSM1(同步复位)3、简单 FSM2(异步复位)4、简单 FSM2(同步复位)5、简单的状态转换36、简单的one-hot状态转换37、简单 FSM3(异步复位)8、简单 FSM3(同步复位)9、设计摩尔状态机 1、简单 FSM1(异步复位) 实现下图所示的摩尔状态机，复位为异步复位。 代码实现： module top_module( input clk, input areset, // Asynchronous reset to
HDLBits第十四章练习及答案3
Alice的博客
10-11 991
有限状态机15、PS/2数据包解析器16、PS/2数据包解析器和数据路径17、串行接收器18、串行接收器和数据通路19、带奇偶校验的串行接收器20、序列识别 15、PS/2数据包解析器 PS/2 鼠标协议发送三个字节长的消息。但是，在连续的字节流中，消息的开始和结束位置并不明显。唯一的指示是每个三字节消息的第一个字节总是有bit[3]=1（但其他两个字节的 bit[3] 可能是 1 或 0，具体取决于数据）。 我们需要一个有限状态机，当给定输入字节流时，它会搜索消息边界。我们将使用的算法是丢弃字节，直到我们
HDLBits答案(16)_Verilog有限状态机(3)
谦豫
11-25 4943
Verilog有限状态机(3) HDLBits链接 前言 今天继续更新状态机小节的习题，本章主要编写Lemmings Game部分。 题库 题目描述10： Game Lemmings1：有个小人左右走，它只有两种状态：向左走和向右走；左边碰到东西之后它就向右走，右边碰到东西之后它就向左走，两边都碰到东西就跟当前方向的反方向走；复位时小人向左走 Solution10： module top_module( input clk, input areset, // Freshly br
HDLBits答案(17)_Verilog有限状态机(4)
谦豫
11-26 4617
Verilog有限状态机(4) HDLBits链接 前言 今天继续更新状态机小节的习题。 题库 题目描述1： One-hot FSM 独热编码，根据状态转移图输出下一状态与结果。 Solution1： module top_module( input in, input [9:0] state, output [9:0] next_state, output out1, output out2); parameter S0 = 4'd0;
HDLBits学习笔记.docx
04-07
在Verilog语言中，HDLBits是一个非常有用的资源，提供了许多简单而有意义的例子来帮助学习者理解和掌握Verilog的关键概念。...HDLBits提供的练习可以帮助你更好地掌握这些概念，并避免在设计中出现潜在的问题。
HDLBits-Solutions-Verilog-master.rar
07-07
这个名为"HDLBits-Solutions-Verilog-master"的压缩包文件包含了该平台关于Verilog语言的练习题及其解决方案，是学习和掌握Verilog语言的一个宝贵资料库。 Verilog是一种广泛应用于数字系统设计的硬件描述语言，它...
HDL bits 网站刷题答案
11-08
HDL bits 网站是一个为学习者提供Verilog练习题的平台，旨在帮助用户提升其Verilog编程技能。这个压缩包文件"Verilog-Practice-master"包含了该网站的部分刷题答案，虽然它警告用户仅作参考，不应完全依赖于这些答案...
HDLBitsSolutions:HDLBits的解决方案
03-18
HDLBits解决方案 HDLBits问题的解决方案 ...有些答案可能不适合实际应用，但所有答案都通过了网站提供的测试案例。在不止一次的情况下，我遇到了一些问题，并且仅在参考下面列出的在线资源后才获得成功：
HDLBits第十五章练习及答案
Alice的博客
10-13 1231
构建更大的电路1、周期为1000的计数器2、四位移位寄存器和递减计数器3、FSM 序列1101识别器4、FSM：使能移位寄存器5、FSM：完整的FSM6、完整的计时器7、FSM：One hot 逻辑方程 1、周期为1000的计数器 构建一个从 0 到 999（包括 0 到 999）计数的计数器，周期为 1000 个周期。复位输入是同步的，应将计数器复位为 0。 代码实现： module top_module ( input clk, input reset, output [9:0
HDLBits第十四章练习及答案4
Alice的博客
10-12 1195
有限状态机21、Q8：设计一个Mealy FSM22、Q5a：串行二进制补码器(Moor FSM)23、Q5b：串行二进制补码器(Mealy FSM)24、Q3a：FSM25、Q3b：FSM26、Q3c：FSM 逻辑27、Q6b：FSM 下一状态逻辑28、Q6c：FSM one-hot 下一状态逻辑29、Q6：FSM30、Q2a：FSM31、Q2b：One hot FSM方程32、Q2a：FSM33、Q2b：另一个FSM 21、Q8：设计一个Mealy FSM 米利型状态机 检测输入的X中”101“是否
Lemmings_HDLbits(旅鼠游戏——基于Verilog描述的有限状态机简单小游戏)
NJUzzf98的博客
04-09 4015
旅鼠游戏中的动物行为很简单 ，我们将使用有限状态机FSM对其进行建模。
HDLBits（【FSM】-水库及旅鼠 日常记录方便回看）
j1499的博客
07-31 442
FSM练习
HDLBits：在线学习 Verilog （二十六 · 127-130)
weixin_42905573的博客
09-29 752
本系列内容来自于知乎专栏，链接如下：https://zhuanlan.zhihu.com/c_1131528588117385216本系列文章将和读者一起巡礼数字逻辑在线学习网站 HDL...
HDLBITS笔记34：Lemmings1、Lemmings2、Lemmings3、Lemmings4
weixin_46817835的博客
04-24 2132
题目1：Lemmings1 游戏Lemmings涉及具有相当简单大脑的小动物。如此简单，以至于我们将使用有限状态机对其进行建模。 在Lemmings的2D世界中，Lemmings可以处于以下两种状态之一：向左行走或向右行走。如果它碰到障碍物，它会改变方向。特别是，如果一只旅鼠在左边被撞到，它会向右走。如果它在右边被撞到，它将向左走。如果它同时在两侧碰撞，它仍然会改变方向。 实现具有两个状态、两个输入和一个输出的摩尔状态机，用于模拟此行为。 模块声明 module top_module(
HDLBits刷题合集—16 Finite State Machines-2 Lemmings
GitHDL的博客
06-26 747
HDLBits刷题合集—15 Finite State Machines-2 Lemmings HDLBits-129 Lemmings1 Problem Statement Lemmings游戏涉及具有简单大脑的生物。 如此简单以至于我们将使用有限状态机对其进行建模。 在Lemmings的2D世界中，Lemmings可以处于以下两种状态之一：向左行走或向右行走。 如果碰到障碍物，它将切换方向。 特别是，如果Lemmings在左侧发生碰撞，它将向右行走。 如果它撞到右边，它将向左走。 如果同时在两侧碰撞，它
HDLBits—Lemmings4
m0_67893904的博客
03-31 297
HDLBits—Lemmings4
HDLBits-Circuits学习小结（八）有限状态机进阶(Lemmings、Onehot FSM、PS/2 packet parser)
Ryzen3的博客
10-15 1100
目录1 旅鼠游戏1.1 Lemmings11.2 Lemmings21.3 Lemmings31.4 Lemmings42 onehot FSM 1 旅鼠游戏 Lemmings游戏涉及具有简单大脑的生物。 如此简单以至于我们将使用有限状态机对其进行建模。 在Lemmings的2D世界中，Lemmings可以处于以下两种状态之一：向左行走或向右行走。 如果碰到障碍物，它将切换方向。特别是，如果Lemmings在左侧发生碰撞，它将向右行走。 如果它撞到右边，它将向左走。 如果同时在两侧碰撞，它将仍然会切换方向。
hdlbits第二章语法汇总
最新发布
10-24
hdlbits是一个硬件描述语言（HDL）的在线学习平台，第二章主要介绍了Verilog HDL的语法汇总，包括模块定义、端口声明、数据类型、运算符、控制结构等内容。具体内容如下： 1. 模块定义：使用module关键字定义模块，模块名和端口列表在括号内。 2. 端口声明：端口可以是输入、输出或双向的，使用input、output或inout关键字声明。 3. 数据类型：包括基本数据类型（bit、int、reg等）、数组、结构体等。 4. 运算符：包括算术运算符、比较运算符、逻辑运算符等。 5. 控制结构：包括if语句、case语句、for循环、while循环等。 6. 任务和函数：使用task和function关键字定义任务和函数，可以在模块内部或外部调用。 7. 实例化：使用实例化操作符（“.”）将模块的端口连接到其他模块的端口。 8. 时序建模：使用always关键字定义时序块，包括组合逻辑和时序逻辑。 9. 仿真：使用initial关键字定义仿真块，可以在仿真开始时执行一些初始化操作。 以上是hdlbits第二章的语法汇总，如果您需要更详细的介绍，可以访问hdlbits网站并查看相关课程。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值