第二十五章 差分对的串扰
文章目录
前言
微信公众号：【鹿末讲电子】 —— 一个分享硬件技术原创文章的公众号。
bilibili：【鹿-末】本文内容已发布视频讲解，请移步B站观看。
25.1 差分及共模信号的端接
当差分信号到达差分对的开路终端时，将会感受到很大的阻抗并发生反射。如果不对此反射加以控制，那么它将可能超出噪声容限，引起过量的噪声。减小反射的一种常用办法是在差分对末端加上一个与差分阻抗相匹配的电阻性阻抗。
例如，如果这条信号线的差分阻抗设计为100Ω，那么远端电阻器就应该是100Ω，如下图所示。这个电阻器应该跨接在两条信号线之间，以便差分信号能感受到这一阻抗。只用这一个电阻器就能端接差分信号，但是共模信号又怎样呢?
提示 共模信号分量在LVDS信号电平中是很大的。即使当驱动器开关时，这个电压的标称值也是恒定的，一般不会影响接收器处的差分信号的测量。
任何瞬变共模信号沿差分对传播时，都会在末端感受到一个较高的阻抗，反射回源端。即使在两条信号线之间跨接一个100Ω的电阻器，由于共模信号在两条信号线上有相同的电压，它也不会感受到这个电阻器。受驱动器阻抗的影响，产生的任何共模信号都将会往返振荡，出现振铃效应。
如果电路中存在对共模信号敏感的器件，控制共模信号的质量就比较重要。如果差分对存在不对称，就会使一些差分信号变成共模信号，而共模信号往返振荡时又再次遇到这种不对称，一些共模信号有可能转化回差分信号，这将会引起差分噪声。
提示 端接共模信号不是消除共模信号，只是阻止共模信号在电路之间往返振荡。如果共模信号引起了电磁干扰，那么端接共模信号的确能稍微减小电磁干扰。但重要的还是进行创新设计，以消除共模信号源。
端接共模信号的一种办法是在每条信号线与返回路径之间接上一个电阻器，这两个电阻器并联时的阻值应等于共模阻抗。如下图所示，如果共模阻抗为25Ω，那么每个电阻值都将为50Ω，这样它们的并联阻抗就是25Ω。
如果采用这种端接方案，那么在共模信号被端接的同时，差分信号也将被端接。但是，当两条信号线之间是紧耦合时，如果用两个50Ω电阻器并联将共模阻抗端接，则差分阻抗就没有被匹配端接。
在这种端接方案中，差分信号受到的等效电阻是两个电阻的串联，为4×Z_comm。只有当Z_even=Z_odd时这个电阻才等于差分阻抗。随着耦合度的增加，共模阻抗将会增加，而差分阻抗将会减小。
所以，必须设计一种同时端接这两种信号的方案。可以用两种拓扑结构实现，每种都用3个电阻器。π形结构和T形结构如下图所示：
在π形拓扑结构中，使共模信号受到的等效电阻等于共模阻抗，使差分信号受到的等效电阻等于差分阻抗。共模信号受到的等效电阻为两个电阻器R_2的并联，差分信号受到的等效电阻为两个电阻器R_2串联后再和电阻器R_1并联。
当耦合度很小且Z_even≈Z_odd≈Z_0时，会有R_2=Z_0，R_1为开路。当耦合度很小时，这种π形端接结构就会退化为在两条信号线末端各接上一个阻值为每条线的特性阻抗的电阻器。随着耦合度的增加，信号线与返回路径之间的电阻器R_2要同时增加，以便于能够匹配偶模特性阻抗。两条信号线之间要跨接一个大阻值的分流电阻器，这样差分信号受到的等效电阻就会减小，从而能够匹配随着耦合度增加而降低的差分阻抗。
对典型的紧耦合差分对而言，奇模阻抗大致为50Ω，偶模阻抗大致为55Ω。此时在π形端接中，两条信号线之间的电阻值应为1kΩ，每条线与返回路径之间的电阻是55Ω。这种连接方式能同时端接100Ω的差分阻抗和27.5Ω的共模阻抗。
在T形拓扑结构中，差分信号受到的等效电阻是两个电阻器R_1的串联，共模信号受到的等效电阻为两个电阻器R_1并联后再和R_2串联。
在T形端接中，当耦合度比较小时，Z_even≈Z_odd≈Z_0时，T形端接即为在两条信号线之间简单串联两个阻值为R_1的电阻器，每个电阻均等于奇模特性阻抗。除此之外，两个电阻器之间还有一个中央抽头短接到返回路径。在无耦合状态下，T形端接退化为π形端接。随着耦合度的增加，差分阻抗会减小，R_1的阻值要相应地减小以与之匹配，而共模阻抗会增加，R_2的阻值要相应地增加以进行补偿。
如果奇模阻抗为50Ω，偶模阻抗为55Ω，那么T形端接中信号线之间的两个电阻器均为50Ω，中央抽头与返回路径之间的电阻器为25Ω。
在实现π形或T形端接时，要考虑的最重要因素就是驱动器的潜在直流负载。在两种结构中，每条信号线与返回路径之间的电阻负载都与偶模阻抗大小在同一个数量级。偶模阻抗越小，从驱动器流出的电流就越大。典型的差分驱动无法将低直流电阻控制在低电压一边，所以端接共模信号不太现实。因此，一定要想办法在开始时就使共模信号达到最小，在末端仅端接差分信号即可。
端接差分信号和共模信号的另一种可取方案是在T形端接中加入隔直流电容器，电路结构如下图所示。该拓扑结构中，电阻与基本T形结构中的电阻阻值相等。选择电容器时要保证共模信号感受到的时间常数(其值等于RC)远大于信号中的最低频率分量所对应周期的数值，这样才能保证在信号的最低频率分量内电容器的阻抗小于电阻器的阻抗。作为一阶估计，电容量初步选择为RC=100RT。C=100RT/Z_comm。其中，R表示共模信号受到的等效电阻值，C表示隔直流电容器的电容值，RT表示信号的上升边，Z_comm表示共模阻抗。
例如，如果共模阻抗约为25Ω，上升边为0.1ns，那么隔直流电容器约为10ns/25Ω=0.4nF。
另一种适用于芯片内端接的替代端接方案是在每个信号线与单独的V_TT电压源之间实现端接。对于50Ω导线，这是指将50Ω的电阻器连接到V_TT电源。这会有效地将每条导线端接为单端传输线。
当两条信号线之间没有耦合时，它将端接差分信号和共模信号，其端接功耗只有端接到地的一半。随着线间耦合增加而差分阻抗保持在100Ω，差分信号仍将被端接，共模信号将大部分被端接。这不是一个完美的端接方案，但可以匹配到90%。
这一方案的优点是提供了良好的差分信号端接、适当的共模信号端接，以及良好的功耗，而且可以针对芯片上的阻抗端接。
25.2 差分信号向共模信号转化
在差分信令中，信息都由差分信号运送。维持差分信号的质量十分重要。实现时要注意使用以下指导原则：
- 使用可控差分阻抗；
- 使差分对的突变最小化；
- 在远端端接差分信号。
此外，走线之间的不对称和驱动器之间的错位也会引起差分信号的失真。
提示 在微带线或带状线中，由于不对称、错位而引起的失真是完全独立发生的，与线间耦合程度无关。无论差分对两条线之间是无耦合或紧耦合的，失真都照样出现。
两个差分驱动器跳变时的错位会使差分信号失真。大多数高速串行链路都规定通道中的线间错位应小于单位间隔的20%。线间错位将直接影响信号的边沿质量并减小眼图的水平睁开度。
当线间错位大于信号上升边时，线与线之间错位就变得很明显了。差分信号的上升边和下降边都将失真。
为了使线与线之间的最大错位保持在单位间隔的20%以下，即要求∆L=0.2×UI×v=0.2×v/BR 。其中，∆L表示为使错位维持在单位间隔的20%以内两条线之间的最大长度偏差，UI表示单位间隔，BR表示比特率，v表示差分信号的传播速度。
如果单位间隔为100ps，那么两条线的长度应匹配至其偏差小于120mil。留给源于线长偏差的错位预算在不断变小，使得线长之间的匹配显得愈加重要。
还有一些其他方面的不对称因素也会潜在地引起差分信号的失真。总之，如果某些因素影响了差分对的一条线而未影响另一条，差分信号就会失真。例如，如果一条线遇到了一个测试焊盘而产生了一个容性负载，但另一条没有，差分信号就会失真。
错位和失真会产生一些不良影响。任何不对称因素都会使部分差分信号转化成共模信号。总之，如果驱动器和接收器对共模信号不敏感，产生的共模信号量就不会引起问题。毕竟典型的差分接收器都有很大的共模抑制比(CMRR)。然而，如果共模信号到了双绞线电缆的外面，就会使电磁干扰变得非常严重。要设法将有意无意地从机壳孔隙或电缆中泄漏的共模信号降到最低，这是非常关键的。
提示 任何不对称因素都会使差分信号转化成共模信号，其中包括串扰、驱动器错位、线长偏差及不对称的负载等。把错位维持在最低限度的一个重要目的就是使差分信号向共模信号的转化降到最小。
一个小的错位可能不会影响差分信号的质量，但可以对共模信号造成显著影响。
随着两条信号线间错位的不断增大，共模信号的幅度也会相应增加。下图给出了当错位分别为上升边的20%，50%，100%，200%时对应的共模信号。
为了使共模信号的产生降到最小，必须将路径做得尽量对称。为了预计产生的共模信号大小，需要对非理想的缺陷情形建模，并用它预估潜在电磁干扰问题的严重程度。
25.3 电磁干扰和共模信号
如果将一对无屏蔽双绞线电缆，比如5类电缆，接到电路板的差分对上，那么差分信号和共模信号都会传输到电缆中。差分信号是有用信号，携带着要传递的信息。双绞线电缆对于差分信号而言是一个很差的电磁能量辐射器，但电缆中的共模电流将会辐射并产生电磁干扰。
如果双绞线中存在共模电流，那么它的返回路径在哪里呢?在产生差分信号的电路板上，共模信号经板上的返回平面返回。但当信号从电路板接转到双绞线时，没有去往电路板上返回平面的直接连接。
这对于差分信号而言并不会造成什么问题。只需要设计好电路板上互连的差分阻抗，使它与双绞线的差分阻抗匹配即可。这样，当差分信号在从电路板向双绞线跳转时就不会感受到阻抗的突变。
事实上，无屏蔽双绞线的共模信号返回路径是地面、底板或其他邻近的导体。信号线与最邻近导体表面的耦合通常小于与邻近信号路径之间的耦合。所以共模阻抗通常很高，约为几百欧。
共模信号在电路板上和双绞线中受到的阻抗可能很不匹配。两个返回路径之间的连接就是任何一条电流可以找到的通路。在高频段，返回路径的连接主要由电路板的地-机架-底板之间的杂散电容构成。一个仅为1pF的电容在1GHz时有约160Ω的阻抗。这是一个1pF的杂散电容，但它在更高频率下的阻抗会更低。
当共模信号沿双绞线向下传播时，返回电流会经由双绞线与导体之间的杂散电容连续地与最邻近导体相耦合。这个共模电流会产生辐射，如果辐射场强度超过了电磁干扰认证规范所容许的限度，这个产品就不能通过这个认证。
通常，以下3种技术可以减小双绞线电缆中共模电流的辐射。
- 将差分对之间的不对称和驱动器之间的错位降到最低，从而使差分信号向共模信号的转化降到最低限度。这是从源头将问题最小化了。
- 使用屏蔽双绞线，用屏蔽层作为共模电流的返回路径。因为当返回路径距信号路径很近时可能引起共模阻抗的减小，所以使用屏蔽层电缆可以增大共模电流。如果将屏蔽层连接到机架底板，共模信号的返回电流就会在屏蔽层内流动。此时共模信号就会在这种同轴结构内流动，从双绞线中心的电缆流出，再流入屏蔽层。在这种几何结构中，不会出现外部电场或磁场，共模电流不会向外辐射。此时需要在屏蔽层与机架底板之间有一个低感抗的连接，这样共模返回电流就能维持一种同轴结构分布。
- 用添加共模扼流器的办法增大共模电流路径的阻抗。共模信号扼流器有两种形式。事实上所有外围设备中的电缆都有铁氧材料圆柱体环绕在电缆的外部，放置的位置如下图所示。铁氧体的高磁导率将会增加流过铁氧体净电流的电感和阻抗。此外，以太网链路中使用的许多RJ-45连接器都内置了共模铁氧体扼流圈。
当有差分信号流过铁氧体时，铁氧体内部也不会有净磁场。由于差分对的两条走线上的电流大小相等且方向相反，所以电流的外部电场和磁场大部分互相抵消。只有共模电流穿过铁氧体并且返回电流在外部时，才有闭合的磁力线穿过铁氧体，此时共模电流会感受到高阻抗。电缆线外部的铁氧体能增加共模信号受到的阻抗，减小共模电流，从而能减小辐射。这类铁氧体扼流器能用于任何电缆的外部，无论它是双绞线还是屏蔽电缆。
第二类共模信号扼流器主要用于双绞线中。它的主要目的是在不影响差分阻抗的同时显著地增加共模阻抗。为了从根本上增加共模信号的阻抗，通常将双绞线对绕成一个线圈，有时还会插入一个铁氧体芯。
当共模电流流经双绞线时，线圈和高磁导率铁氧体芯会形成很大的电感。但是流经双绞线的差分信号在双绞线的外面只有极少的磁力线，线圈或铁氧体都影响不了差分电流。差分信号几乎不受线圈的影响。也可以将双绞线线圈置入连接器中。
提示 当共模信号受到的阻抗比较高时，会把可能窜入双绞线的共模电流减小99%以上，或者说-40dB。电路板上的不对称会产生共模电流，引起辐射，而扼流器是减小辐射的一种有效元件。
25.4 差分对的串扰
如果将一条单端传输线靠近差分对，那么由于与动态单端线之间有耦合，差分对的两条走线上都会出现信号电压，如下图所示。差分对中每条线上出现的耦合噪声极性相同，只是幅度不一样。
差分对中，距动态线较近的那条线中会有较大的噪声。差分对的耦合越紧，在两条走线上产生的噪声越趋于相等，差分噪声也就越小。
受害差分对的共模噪声是两条走线上噪声电压的平均值。当差分对的耦合度变化时，共模噪声不会受到很大的影响。
紧耦合能减小差分噪声，但会增加共模噪声。串扰是在差分对中产生共模噪声的一种典型途径。即使差分对做到完全对称，串扰仍能在差分对中产生共模电压。这就是我们总要在外接的双绞线电缆中加入共模扼流器的重要原因。
提示 单端攻击线会使差分对中产生差分噪声。减小差分噪声的一种通用规则：使差分对中的耦合尽可能紧密。当然，为了尽可能减小耦合噪声，还要使攻击线与受害差分对之间的距离尽可能远。紧耦合不能消除串扰，但在某些情况下会将其减小一些。
通常，差分对中两线之间的耦合程度，特别是带状线，对从其他走线引入的差分串扰的影响很小。只有当相邻的返回平面不存在时，例如在连接器或封装引脚中，紧耦合才会对减少串扰有很强的作用。
25.5 跨越返回路径中的间隙
返回路径中的间隙通常用于隔离电路板上的某个区域。在信号的返回参考层选为电源平面而电源平面被分割的情况下，也会出现间隙。有时，在返回路径中出现了非故意的间隙，比如返回路径中出砂孔过分刻蚀和交叠的情形。在这种情况下，任何经过过孔区域的信号线都将感受到返回路径中的间隙。
如果单端信号遇到的间隙很宽，那么它将感受到一个颠覆性的突变。这是一个大的电感性突变。尽管在某些情况下可以使用一个低电感的电容器去跨接这个间隙，从而提供一个低阻抗的返回路径，然而这一方案很难获得良好的高频性能。
为了使传输的信号能跨越返回路径中的间隙并维持可接受的性能，一种可选方案就是使用差分对。
如果返回平面的距离大于两个信号导体的跨度，差分阻抗的大小就将和返回平面的位置无关。此时返回平面就好像不存在，传输差分信号的上升边受到了保护。所以使用紧耦合的差分对是在返回平面很差的区域传输宽带信号的一种途径。
间隙区域内的差分阻抗很大,这个值大于互连其他部分的差分阻抗，它引起信号质量有所退化，但仍是一种均匀的传输线。更重要的是，单端信号在通过返回路径中的间隙时将会产生地弹，因为其返回电流将会看到间隙的公共电感。然而，差分信号的返回电流将在公共电感中重叠，并且大部分会被抵消。由于几乎没有跨越间隙的净返回电流，差分信号的地弹将远远小于单端信号的地弹。
25.6 是否要紧耦合
无论耦合紧密与否，差分对都可以传输差分信号。在制作一个目标差分阻抗时，线截面与叠层设计都要考虑到耦合。
这意味着从差分信号的角度看，只要瞬时差分阻抗是恒定的，线间耦合的大小就并不重要。构成差分对的两条线之间近一点或者远一点都可以，只要调整好线条的宽度就能将差分阻抗始终保持在100Ω。
使用紧耦合差分对的最大优点是紧耦合时的互连密度更高。这意味着占用更少的层或可能更小的电路板，这两者都有助于降低成本。如果不考虑其他的重要因素，则紧耦合差分对应该始终是首选，因为它们可以导致电路板的成本最低。在某些情况下，紧耦合差分对所受到的差分串扰可能比松耦合差分对更少一些。但是，这并非普遍适用，因此应根据具体情况确定。
紧耦合差分对的另一个优点是，信号面对返回路径中的缺陷是稳健性的。作为一般规则，每当返回平面受损时，例如在双绞线电缆、带状电缆、连接器和一些集成电路封装中，应始终使用紧耦合。由于这些原因，紧耦合应始终是首选。然而，紧耦合并不一定是每种设计的最佳选择。
与紧耦合100Ω差分对的线宽相比，弱耦合的线宽宽了约30%。这意味着弱耦合差分对比紧耦合差分对少大约30%的串联电阻损耗。在损耗很重要时，这也就成为使用弱耦合差分对的主要原因。通常，在高于10Gbps并且损耗被当成重要的性能指标时，应将弱耦合差分对作为首选，它使得线条最宽，损耗又最低。
使用弱耦合线的最大优点是可以使用较大的线宽。假如从弱耦合差分对出发，把差分对的走线相近成紧耦合，若其他的参数维持不变，则差分阻抗将会减小。为了达到目标阻抗，必须使线宽变窄，对应于线阻抗的变大。
—END—
持续更新中，想了解更多知识请点赞并关注我哦！
微信公众号：鹿末讲电子
bilibili：鹿-末
510
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
