数电和Verilog-小结及作业

最新推荐文章于 2023-02-13 20:16:18 发布
最新推荐文章于 2023-02-13 20:16:18 发布
阅读量202 收藏
点赞数
分类专栏： 数电和Verilog基础 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44915807/article/details/125016608
版权

A.21 小结及作业

小结

到这里，关于数电和Verilog基础的内容就讲完了，对于快速入门并学习后面的课程内容已经足够了。

总之，希望对零基础的同学有帮助，如果觉得讲得还不错，也欢迎分享本课程内容给其他需要的同学。

你的分享，就是对我最大的支持，谢谢。

作业

给大家留了两个作业，也是数字芯片设计经常会看到的笔试题。

如果本章节课程内容都认真学习并掌握的话，这两个作业应该也可以参照本章节课程内容自行完成。

感兴趣的话可以拿来练练手，以提升学习效果。

1、用有限状态机（FSM）实现101101的序列检测模块。

2、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。

公众号：程序员Marshall

程序员Marshall
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
VerilogHDL哈工大数电大作业(血型匹配-学号显示-学号计数-状态转换四合一程序)
03-05
目录 1 数字电路技术——HDL设计 3 概述 3 作业要求 3 第一题 3 第二题 4 第三题 4 第四题 4 准备工作——部分模块的驱动设计 4 引脚约束文件 4 时钟切换模块的设计 5 四位七段数码管驱动模块 7 输出引脚控制切换模块 10 任务一 —— 血型匹配 13 分析任务 13 编写任务一子模块程序 14 程序解读 16 编写顶层模块程序 17 RTL原理图检查 19 效果检查 19 任务二 —— 显示译码电路 20 分析任务 20 编写任务二子模块程序 20 编写顶层模块程序 21 RTL原理图检查 22 效果检查 22 任务三 —— 计数器 23 分析任务 23 编写任务三子模块程序 23 编写顶层模块程序 24 RTL原理图检查 25 效果检查 26 任务四 —— 状态转换 26 分析任务 26 编写任务四子模块程序 27 编写顶层模块程序 28 RTL原理图检查 29 效果检查 29 附录一 RTL原理图综合版 30 附录二 源程序 31 顶层模块 31 任务一子模块 33 任务二子模块 34 任务三子模块 34 任务四子模块 35 数码管驱动子模块 35 拨码开关暂存子模块 36 输出引脚控制切换子模块 37 时钟切换子模块 37
西南交大数电实验2-7.rar
04-14
西南交大数电实验2-7，仅供参考。https://www.bilibili.com/video/BV1fz4y1D7Rr/?spm_id_from=333.999.0.0 ←这个视频很有用，手把手教你写实验代码
Verilog作业（一）
06-10 609
〇、关于本文 本文我的Verilog课程作业，由于我尚处在初学阶段，并且这门课和我实际工作的关系并不大，因此代码仅供参考。 我使用的编译环境为iverilog，在Windows下运行。 一、4-1选择器 文件a.v代码 module mux4_1(out, in0, in1, in2...
数电课程设计/数电大作业/VerilogHDL/电梯运行模拟器
jiashuchampion的博客
11-24 1413
数电课程设计/数电大作业/VerilogHDL/电梯运行模拟器/含报告和完整工程文件，可以直接下载运行
【教程】数电基础与Verilog设计（一）
MDYFPGA的博客
05-14 795
本文为明德扬原创及录用文章，转载请注明出处！ 作者：轩工 一、概述 条目 内容 数字系统 2部分构成：数据路径电路和控制电路； 1-数据处理电路，也称数据通道电路（datapath）： 用于数据的存储和操作，以及数据从系统的一部分到另一部分的传输。 电路模块包括： 译码器，数据选择器，寄存器，移位寄存器，计数器，加法器等数据处理的模块； 控制电路： 用于控制数据处理电路 ...
数字电路设计之verilog的小技巧集锦
I AM BACK
11-07 1715
以后这一篇就用来记录在数字电路设计的时候的一些小的技巧： 1、
verilog-ethernet-master_ethernet-verilog_crewmsp_verilog_Etherne
10-03
Verilog Ethernet Components ReadmeGitHub repository: alexforencich verilog-ethernet
verilog-hdl.zip_verilog大作业
09-19
VHDL的各种算法算例，可供西电的大作业设计参考，是学习可编程语言的必备算例
verilog-format:Verilog格式化程序
05-06
如何使用应用选项： usage: [java -jar verilog-format.jar|./verilog-format|verilog-format.exe] [-f ] [-h] [-p] [-s <verilog>] [-v] -f,--format <pathname> verilog file -h,--help print this message -p,--...
Verilog-A/AMS系统设计与仿真资料
01-02
cadence verilogA相关资料 kinder或者WPS打开
基于FPGA的数字电路大作业
06-19
通过一个学期的数字电子技术的学习，我掌握了很多原理和一些芯片的用法。懂了一些理论知识也就渴望通过一些实践的机会来验证理论。对于这次数电实验大作业 用了四个按键从左到右分别对应四位二进制低位到高位。输入四位二进制，代码里进行进制转换显示在单位晶体管上。我设置初始化密码为5，即输入为1010时锁为打开，显示为p10的灯为亮，如果摁键是错误的，p10的灯显示为灭，与此同时蜂鸣器以我分频后的频率响。
[FPGA]Verilog源码+实验报告 Basys2开发板制作电子骰子 数电大作业适用
11-01
哈尔滨工业大学的数电大作业 [FPGA]Verilog源码+实验报告 Basys2开发板制作电子骰子 数电大作业适用
数电大作业之电子琴
06-12
Verilog语言编写的一个电子琴，主要功能包括弹奏、自动播放、上一曲/下一曲、暂停/播放、加速/减速播放、录音模块暂时不能用，全键盘控制，还有VGA动态显示音符！
共享售卖机电路图
01-01
可独立控制30个电机，90个独立IO关电隔离输入（适用各种电压），市场售卖机通用
verilog状态机设计——实现1011和101序列检测器
热门推荐
H19981118的博客
01-14 1万+
用字符显示定义的状态
用状态机实现101101的序列检测模块，a为输入端，b为输出端，如果检测到a连续输入101101，则b输出脉冲1，否则输出0。请用RTL实现。...
weixin_42581846的博客
02-13 234
以下是 RTL (硬件描述语言) 的代码实现： module seq_detect (a, b); input a; output b; reg b; reg [2:0] state; parameter S0 = 3'b000, S1 = 3'b001, S2 = 3'b010, S3 = 3'b011; parameter S4 = 3'b100, S5 =...
序列检测（FSM状态机）
Lethe_01的博客
05-17 4246
FSM有限状态机
FSM实现序列检测-Verilog
qq_44943193的博客
09-02 265
//FSM检测序列101 module Detect_101( input clk, input rst_n, input data, output flag ); parameter S0=0,S1=1,S2=2,S3=3; reg [1:0] state; reg [1:0] next_state; always @ (posedge clk or negedge rst_n) begin if(!rst_n) state <= S0
[转载]用FSM实现101101的序列检测模块
cuntufeiyan的博客
07-19 3906
原文地址：http://blog.sina.com.cn/s/blog_65a8ca540100kwi4.html   module series_det(clk,rstn,a,b); input clk,rstn; input a; output reg b; parameter s0=0,s1=1,s2=2,s3=3,s4=4,s5=5; reg [2:0]s; always@(...
数电实验---用74ls161和74ls138做8位流水灯
最新发布
01-04
数电实验是电子技术专业中非常基础而重要的一门课程，通过实验可以加深我们对数字电路的理解和掌握。用74ls161和74ls138做8位流水灯是一个经典的实验项目，通过这个实验我们可以学习到数字集成电路的使用和组合，也...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值