HDMI-PS端DDR视频缓存调试记录

2021/3/23
使用米联客FDMA 缓存到PS端DDR送入HDMI输出例程，在ZYNQ7030上实验，更换了7030的XDC引脚文件，从显示器显示无信号到显示器显示输入不支持，不知道是显示屏的问题还是工程的问题。等明天同学来了用他的显示器试一把。

此次实验学到了在SDK更换FPGA平台时，需要的方法，跑了多个HDMI例程。确定板卡无问题，有可能是JTAG坏了。换了师哥的JTAG可以成功下载到ZYNQ7030板卡上。

以及HDMI有个HDMI_OEN ，即为HDMI使能信号，这个信号在米联客7035板卡的例程中没有约束，但是在7030中需要约束，约束之后显示从无信号变成了输入不支持，即证明HDMI成功接收到了信号，但是信号或许不支持？？

明天换个显示器试一把，再考虑其他问题，以及再这个历程中serdes的IP是用VHDL写的，7030自带的例程中serdes IP是verilog，如果换显示屏仍是这个问题，那么只能将7030的serdes IP移植一下试试了。

2021/3/24
换了实验室其他同学的显示屏，仍显示输入不支持，此时FPGA设置的分辨率为800* 600，现在换成了1280* 720（因为此前HDMI显示例程为1280 * 720），还是输入不支持。

将另一个例程的serdes模块移植过来。还是输入不支持。

发现HDMI_CLK IP没有更新，尝试更新IP。显示无信号。

在视频流输出信号rgb后和HDMI输出信号tmds_data后添加debug，发现HDMI信号没有时钟域。

重新开了一遍初始的例程，把PLL IP更新，在RGB和HDMI输出端加了debug，在set up debug的时候没有出现HDMI的线，报了几个debug的警告，我就知道这次八成是owesame了，出现了视频信息但是还是有输入不支持的字样，可能是那几根debug_mark的问题？去掉debug重新编译尝试。

去掉debug，还是有输入不支持情况存在，找同学的屏幕再试一把。

一个oen和PLL IP upgrade的问题，改了三天，果然把工程全看明白才能owesame的神学吗。。。

问题和收获记录

HDMI OEN这根线
PLL IP的LOCKED这根信号
debug_mark调试方法
换硬件平台IP和工程upgrade方法
TMDS和LVDS电平
DVI和VGA视频格式变化

视频流经FDMA缓存到PS端DDR，以及从PS端DDR读取缓存数据，通过HDMI输出完成。

老师不确定是否可以显示1K 60帧视频数据，叫我用示波器查一下，原理图有些小问题，当我搞清楚原理图和电平问题并且编译好的时候，老师已经走了。。把工程留着等老师来的时候把他的示波器拿出来搞一把。