uvm reg model 在IP环境与SOC环境的不同

已于 2022-02-24 21:11:50 修改
阅读量1.3k 收藏 4
点赞数
文章标签： 硬件
于 2022-02-22 18:48:07 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45077935/article/details/123069506
版权

在emmc IP TB中，使用了uvm register model做寄存器读写，DUT中使用AHB slave接口配置register, 通过如下方式实现 adapter 与 rgm.map及sqr的关联，
在这里插入图片描述
在SOC环境，uvm register model的驱动不是IP环境中的AHB master VIP，而被替换成了cpu_bfm,
在这里插入图片描述
在SOC环境，挖空CPU,实现一套soc_app_env_ral_env, env 里例化了agent 和 adaptor ,主要是为了结合 IP环境的UVM REG MODEL做寄存器访问。
在这里插入图片描述

agent里有 driver, monitor, sequencer,
在这里插入图片描述

在agent的driver 里例化了glb_intf,
在这里插入图片描述
最终把 uvm_reg_bus_op 转换成 glb_intf上的操作。
在这里插入图片描述

cloudification
关注
SoC芯片设计验证详解
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
11-06 1012
只有少数汽车、工业、航空航天和其他类似市场的芯片与系统开发商关注。然而，随着汽车行业过去几年各类应用的兴起，情况已经发生巨大变化。同时，除了汽车外，还有很多其他行业也能从电子器件的增加受益，当然保障功能安全是大的前提。本文讨论SOC芯片设计验证、验证计划和策略以及验证方法。它定义了功能模拟、功能覆盖、代码覆盖以及设计验证中使用的重要术语。本文还涉及FPGA验证及其在SOC验证中的作用。
【IC前端虚拟项目】reference model编写与合入
最新发布
moon9999的博客
07-19 819
大家在环境里看到ral_model、adapter、apb_agent相关的组件就按照给出的环境中代码实现复刻就好了。除非是在社招，一般校招进行验证岗面试大家普遍不会把ral_model问太深，太深了也都不会了。
UVM验证平台搭建一：reg model 生成
MarchJan的博客
06-29 3532
UVM验证平台搭建一：reg model生成
UVM学习笔记--寄存器模型 Register Model
qq_33300585的博客
07-10 2355
UVM学习笔记--寄存器模型 Register Model
SOC层次化验证方法及应用
11-30
摘　要：首先对SOC功能验证做了简要介绍，然后主要讨论了功能验证中的层次化验证方法，并以一个基于AMBA总线架构的SOC系统为例，从模块级、子系统级和系统级三个方面分别阐述了如何用层次化的方法进行验证。层次化验证方法主要分三层，第一层测试主要验证接口协议;第二层测试是对随机产生的大量的交易序列的测试;第三层测试主要是对特定的逻辑功能进行验证。每一层都是构建于其他层之上，这使得层与层之间衔接非常紧密，以便于在完成了第一层的测试之后可以快速地扩展到第二层进行测试，层次化验证方法的应用大大地提高了验证环境的执行效率。       关键词：SOC；交易；层次化验证；子系统;随机测试 　　SOC
SOC验证（三）-搭建验证环境
whddddddddddd的博客
06-12 6685
soc级验证环境配置
利用Systemverilog+UVM搭建SOC及ASIC的RTL验证环境
nuoweishizi的博客
06-20 560
深入探讨如何利用SV和UVM搭建SOC和ASIC的寄存器传输层（RTL）验证环境。通过一系列结构化的步骤，从接口定义、顶层模块实现，到测试平台的构建和测试用例的编写，将引导你一步步构建起一个高效、可靠的验证平台。同时，本文还将分享在搭建过程中可能遇到的常见问题及其解决方案，帮助你避免在验证过程中的常见陷阱。
[UVM]UVM Register Model（RAL Model）的构建
元直的博客
03-17 1688
UVM Register Model（RAL Model）的构建 前言：RAL Model在SoC验证中是非常重要的，通过RAL Model进行寄存器的读写，大大降低的TB对RTL改动的依赖。那么我们应该怎么建立RAL Model呢？本文将总结一种方案。 一、RALF文件 RALF是对Register的描述文件，通过RALF可以产生RAL Model RALF文件可以分为四个层次，分别是：field、register、block、syst...
基于UVM验证方法学的ral demo
09-04
3. **构建UVM RAL Model**: 在验证环境中，使用`uvm_reg_block`实例化RL模型。 4. **配置和连接**: 配置RAL模型的访问路径，将其与Driver和Monitor连接。 5. **读写操作**: 通过RAL模型的访问器方法执行寄存器的读写...
UVM 中的 Register Model 定义和功能验证
UVM（Universal Verification Methodology）是一种用于硬件验证的开放式验证方法学，是基于SystemVerilog的一种验证环境和工具库。使用UVM可以有效地进行功能验证和性能验证，并提供统一的验证流程和方法。 ## 1.2 ...
第三方IP：SOC设计的一种不稳固基础
12-08
要点　　深亚微米技术的成功应用需要设计反复使用。　　根据Gartner Dataquest公司说，IP（知识产权）市场正在增长，其规模现在已超过10亿美元。　　最大的三家IP供应商占IP市场 45%的份额。　　与合适的EDA工具捆绑在一起的平台将为下一次增长提供动力。　　虽然大多数电子设计师用IP 来表示互联网协议（Internet Protocol），但律师们却把可反复使用的设计块（即内核）叫做 IP（知识产权），而大多数工程师更愿意把这类产品描述为“虚拟内核”。然而，用 IP 表示“知识产权”的用法日渐流行，这只是电子行业的这一部门内概念混淆的一个实例。尽管许多分析家和市场人士把 IP 市
UVM_COOKBOOK学习【UVM基础】
qq_31515205的博客
08-07 1939
这一部分主要介绍一些UVM的基础知识，其实《UVM实战》中已经有了足够的涉猎。所以这一章着重加注一些UVM的使用哲学探讨。 Testbench基础 UVM采用分层的、面向对象的方法进行testbench开发，允许在不同的团队成员之间进行“关注点分离”。UVM testbench中的每个组件都有特定的用途，以及和testbench其余部分的接口，以提高生产力并促进重用。把这些组件加入到test...
（UVM ic验证）AHB master VIP 实现二级流水线传输
qq_42001126的博客
03-03 2963
AHB master VIP 二级流水线传输的实现分为下面几个部分： 1、trans的获取与缓存：在driver中实现对trans的get并且进行缓存，由于AHB实现的是二级流水线，因此trans的缓存队列深度为2。 2、控制信号驱动：在上一个trans的控制信号发送结束时，对trans缓存队列进行pop_front并驱动该trans的控制信号，并通过trans_count++的方式，告知数据信号驱动部分在下一个时钟可以进行数据的驱动，同时将其缓存进入“待完成”队列，“待...
一个简单的uvm_reg_model及其相关function介绍
muyiwushui的博客
04-19 586
其中uvm_reg_field是寄存器内的域，在ral_reg_CFG_1内包含两个域，分别为CFG_1_0和CFG_1_1。
AMBA VIP基础使用方式（AHB）
qq_37573794的博客
03-07 4873
1. AHB环境配置 1) 基础配置 作为master或者slave使用时，对应的is_active = 1 只作为监测（monitor)使用时，对应的is_active =0 class ahb_cfg extends svt_ahb_system_configuration; `uvm_object_utils(ahb_cfg) function new(string name="ahb_cfg"); super.new(name); this.num_masters=2; this.n
AMBA总线协议-结合ahb-master对ahb协议的理解
juvenilexhq的博客
08-03 1904
也就是说，对于写操作，hready拉低的那一拍，数据就可以放在总线上，而对于读操作来水，由于数据是由slave那一侧回来的，因此在这一拍拉低的时候是不能同一时间放在总线上，对于slave来说是在那高hready的那一周期同时将数据放到总线上，因此master要采集该数据的化需要等hready拉高的下一周期才可以将数据采集到。（1）将整个burst的数据传输分为三部分，也就是一个burst传输的第一拍，中间传输过程，burst传输的最后一拍（这种方式是我自己想的，比较笨，仅参考）。...
[UVM]UVM Register Model應用實例（Example）
元直的博客
04-11 1043
UVM Register Model Example In this section will see an example that shows one of the ways to access DUT registers with the UVM RAL Model.Let’s consider aDMA de...
[UVM]Register Callbacks --- 一種對有粘連關係寄存器的驗證方法
元直的博客
05-14 1068
Register Callbacks --- 一種對有粘連關係寄存器的驗證方法 前言：在某些DUT中，当写入一个寄存器时，另一个寄存器會接受一个新值。本文将解释如何使用Register callback來对这种行为建模。 一、Registers定義 在寄存器抽象中，我们定义了两个寄存器：RECIPE和TASTE...
在使用uvm reg model frontdoor read时，利用response如何将读取值返回到reg model?
07-04
在使用UVM中的reg model frontdoor read时，可以通过response对象将读取到的值返回到reg model。具体的步骤如下： 1. 在reg model中，定义一个response对象，用于存储读取到的值。可以使用uvm_reg_data_t类型来表示...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值