SystemVerilog语言
芯芯之火,可以燎原
芯片工程师;专注于PCIe/CXL等技术的研发工作
展开
-
SystemVerilog语言之线程的使用
SystemVerilog;线程的使用;Disable语句;原创 2023-09-15 12:34:53 · 132 阅读 · 0 评论 -
SystemVerilog语言之数组的约束
SystemVerilog;数组的约束;原创 2023-09-14 10:01:11 · 331 阅读 · 1 评论 -
SystemVerilog语言之线程之间的通信
SystemVerilog;线程间的通信;event;semaphore;mailbox;原创 2023-09-13 13:33:38 · 294 阅读 · 1 评论 -
SystemVerilog语言之静态变量和静态方法
SystemVerilog;静态变量;静态方法;原创 2023-09-12 21:45:52 · 301 阅读 · 0 评论 -
SystemVerilog语言之OOP基础
SystemVerilog;OOP基础;对象的创建和使用;new();OOP术语;null;原创 2023-09-11 12:45:56 · 161 阅读 · 0 评论 -
SystemVerilog语言之约束的技巧和技术
SystemVerilog;约束的技巧和技术;随机函数;dist;inside;randomize()with;rand_mode;constraint_mode;原创 2023-09-03 10:37:11 · 888 阅读 · 0 评论