PHY/MAC Interface
PHY和MAC的Interface连接图如下所示:(具体的信号会在后续的文章进行说明)
PCIe PHY的结构图
PCIe PHY的简单结构图如下所示:
Original PIPE架构
Original架构Tx端(2.5GT/s和5.0GT/s)
Original架构Tx端(2.5GT/s和5.0GT/s)的结构图如下所示:
在PCIe Gen1和Gen2速率时,来自PCIe上层的数据首先需要进行8b/10b编码,然后经过并转串,以差分信号的方式将数据发送出去。
Original架构Tx端(8.0GT/s和16GT/s和32GT/s)
Original架构Tx端(8.0GT/s和16GT/s和32GT/s)的结构图如下所示: