PIPE Interface(PIPE5.2)
简介
PIPE SPEC提供了一些MAC通过PIPE interface去控制PHY的一些信息,比如PCIe的链路训练状态机(LTSSM)和链路状态等信息。PIPE SPEC的出发点是促进PCIe设备、SATA设备、USB设备和Converged IO设备的发展。PCIe的PHY Layer的分层图如下所示:
从上图可知:
在MAC层,这里主要有LTSSM的实现,Lane-Lane的对齐,加扰和解加扰,如果此时是SerDes PIPE模式,8b/10b或者128b/130b编码以及Elastic Buffer也在MAC实现;在PCS层,这层主要是实现终端检测和功耗管理相关的内容,如果此时是Original PIPE模式,8b/10b或者128b/130b编码以及Elastic Buffer是在PCS层实现的;在PMA层,这里主要是实现模拟Buffer和SerDes电路。
PCIe PHY Layer
PCIe PHY是用于处理PCIe协议和信号的最低层次,具体包括的特性如模拟缓存,终端检测,数据的串行化和解串,8b/10b编码(Gen1/2),128b/130b编码(Gen3/4/5)和(弹性缓存)elastic buffer。这个层次的主要