SoC设计方法（二）：SoC设计与EDA工具—逻辑综合

最新推荐文章于 2024-10-05 19:10:15 发布
最新推荐文章于 2024-10-05 19:10:15 发布
阅读量226 收藏
点赞数
分类专栏： 数字IC 文章标签： fpga开发 IC 集成电路
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45264425/article/details/131608072
版权
本文介绍SoC设计中的逻辑综合概念，详细阐述了EDA工具的综合流程，包括翻译、优化和映射步骤。探讨了以速度、成本和折中为目标的综合策略，并列举了器件复用、时序重排和状态机重新编译等优化策略。文中提到了常用的逻辑综合工具Design Compiler及其在ASIC设计中的广泛应用。
摘要由CSDN通过智能技术生成

一、逻辑综合及综合工具

从硬件的行为描述转换到电路结构，这种自动产生电路结构的过程称为综合。

它把设计人员从门级电路的设计中解脱出来，让设计人员把更多的精力放在电路的逻辑功能的设计上，只需要用专用的硬件描述语言把电路的功能描述清楚即可，这就大大提高了设计效率。同时，电路的设计者往往希望所设计的电路可以自由地移植到另外的环境和工艺下，所以他们希望这种移植工作不需要设计人员花费过多的精力，而由软件工具自动来完成。所以在当今的EDA设计与实现过程中，综合是一个非常重要的环节。

1 EDA工具的综合流程

就现有的EDA工具而言，逻辑综合就是将RTL级的描述转换为门级网表的过程，一般分3步完成这一过程。

  • 首先将RTL描述转换成未优化的门级布尔描述，即布尔逻辑方程的形式，这个过程可以称为翻译，或者展平。
  • 接下来执行优化算法，化简布尔方程，这一步叫作优化。
  • 最后按照半导体工艺要求，采用相应的工艺库，把优化的布尔描述映射为实际的逻辑电路，这一步称作映射，即门级网表的映射。在这一过程中，提取工具会取出经过优化后的布尔描述࿰
了解本专栏 订阅专栏 解锁全文 超级会员免费看
TrustZone_Hcoco
关注
专栏目录
订阅专栏
SoC设计方法（二）：SoC设计与EDA工具—著名EDA公司与EDA工具发展趋势
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
07-11 240
目前主流的EDA软件供应商主要有，也都提供了独立的ASIC设计的整个解决方案。表3-1列举了各大主要公司的设计流程，以及各个设计周期中的主要EDA产品。这些工具各自都有自己的特点和特长，有一些已经成为工业界的标准。设计公司应该在设计之前根据自己的需求确定所要使用的工具。目前，随着EDA软件功能越来越强，各大EDA公司都已推出了RTL到GDSII的完整工具包。这样大大减少了使用不同工具所带来的数据格式不同等问题，
SoC设计方法（二）：SoC设计与EDA工具—系统与验证
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
07-08 359
当前SoC的设计正朝着速度快、容量大、体积小、质量轻、功耗低的方向发展。推动该潮流迅猛发展的决定性因素就是使用了现代化的EDA设计工具。EDA是Electronics Design Automation（电子设计自动化）的缩写，是随着集成电路和计算机技术飞速发展应运而生的一种快速、有效、高级的电子设计自动化工具。对于一个复杂的SoC设计，直接由人工完成从系统应用到电路图或版图实现几乎是不可能的。一般来说，同时，每一步转换都需要用特定的EDA工具来进行验证，以保证转换的正确性，从而满足设计要求。
片上系统（SOC）设计与EDA
10-12
片上系统（SOC）设计与EDA，介绍SoC的。
EDA（一）DFT之SOC测试压缩的新进展
yuzhouzhandiao的博客
04-10 782
一、测试压缩的基本概念SoC测试压缩技术是一种用于减少SoC测试过程中所需存储和传输的测试数据量的方法。随着集成电路设计的不断发展，SoC的复杂性不断提高，导致测试数据量急剧增加，这不仅增加了测试成本，还延长了测试时间。为了解决这些问题，测试压缩技术应运而生，它通过特定的算法对测试数据进行编码，以减少数据的大小，同时保证测试的完整性和有效性。测试压缩技术的基本概念包括：数据编码：测试数据压缩涉及到将原始的测试向量（测试输入和预期输出）通过某种编码算法转换为更紧凑的形式。
集成电路设计中主要的EDA工具
夏风喃喃的博客
01-03 4798
目前主流的EDA软件供应商主要有Synopsys，Cadence，Mentor Graphics及Magma公司。
学习SOC《一》SOC设计与EDA工具
u011393762的博客
11-09 735
动态验证：动态验证也叫仿真，是指从电路的描述提取模型，然后将外部激励信号或者数据施加与此模型，通过观察模型在外部激励信号作用下的实时响应来判断该电路是否实现预期功能。动态验证工具，如电路仿真工具SPICE，TimeMill、NanoSim，以及逻辑仿真工具VCS、Verilog-XL，NC Verilog、Modelsim等。 静态验证：某些电路设计移植，一般不需要对新电路进行仿真，而直接通过EDA工具来分析该电路的功能是否与原电路一致。等效性检查（equivalence check）是目前形式验证的主流
soc设计方法与实现_浅谈SoC （System On Chip）技术（二）
weixin_39802519的博客
12-08 1279
昨天的文章，我们谈了SoC技术的概念，基本构成，介绍了基于IP模块的SoC设计方法，以及IP的分类，今天我们来聊一聊用SoC技术设计芯片的详细步骤。用SoC 技术设计系统芯片，一般先要进行软硬件划分。将设计基本分为两部分：芯片硬件设计和软件协同设计。今天的内容重点描述硬件设计部分，软件协同设计部分，只简单带过。一般的芯片的设计过程分为以下步骤：确定规格设计人员根据产品的应用场合，设定一些诸如功能、...
芯片设计｜SoC芯片设计流程 与 软硬件协同设计
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
07-07 976
SoC通常被称作系统级芯片或者片上系统，作为一个完整的系统，**其包含了硬件和软件两部分内容**。这里所说的硬件指SoC芯片部分，**软件是指运行在SoC芯片上的系统及应用程序**。既然它是由软件和硬件组合而成，则在进行系统设计时，**就必须同时从软件和硬件的角度去考虑。**
Cadence的 EDA验证工具在 SOC设计中的应用
08-14
在该设计的verilog描述综合得到门级网表后，将进行后仿真阶段（post-simulation）仍要进行两类仿真，一是“门级前仿真”，它是将网表加上自己用EDA工具生成的SDF文件进行仿真，保证综合前后的设计一致性，同时也用...
EDA/PLD中的设计工具是FPGA在SoC设计中继续应用的关键
12-08
在电子设计自动化（EDA）和可编程逻辑器件（PLD）领域中，FPGA（现场可编程门阵列）在系统级芯片（SoC）设计中的应用正日益关键。随着微处理器核的普及，FPGA成为了嵌入式系统设计的首选。根据调查，大约五分之一的...
【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL67
qq_44629558的博客
09-28 475
请用Verilog设计十六进制递增计数器电路，每个时钟周期递增1。电路的接口如下图所示。Q[3:0]中，Q[3]是高位。
【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL69
qq_44629558的博客
09-30 1166
信号同步的目的是防止新时钟域中第一级触发器的亚稳态信号对下一级逻辑造成影响。简单的同步器由两个触发器串联而成，中间没有其它组合电路。这种设计可以保证后面的触发器获得前一个触发器输出时，前一个触发器已退出了亚稳态，并且其输出已稳定。
FPGA-Vivado-IP核-逻辑分析仪（ILA）
cabinGGG的博客
09-28 725
Xilinx旗下Vivado软件自带的逻辑分析仪（ILA）IP核就能很好的解决对代码内部信号分析的问题。
RTC实时时钟
m0_59802543的博客
10-02 429
RTC实时时钟。
FPGA时序分析和约束学习笔记（2、FPGA时序传输模型）
qq_37812160的博客
10-05 257
Tsu建立时间：目的寄存器自身的特性决定，在时钟上升沿到达其时钟接口时，其数据输入端（D）的数据必须提前Nns稳定下来，否则就无法确保数据正确存储。Skew时钟偏斜：时钟从源端口出发，到达目的寄存器和源寄存器的时间差值（Tclk2-Tclk1）Slack：数据需求时间和数据到达时间的差值，为正值时数据能被目标寄存器正确接收。Tco输出延时时间：数据输出到Q端口的时间-时钟上升沿到达CLK端口时间。Tclk1：时钟信号从时钟源端口出发，到达源寄存器端口的时间。Tclk1+Tco+Tdata：数据到达时间。
【FPGA开发】Modelsim如何给信号分组
最新发布
句点的博客
10-05 392
本文对在modelsim中如何对信号进行分组进行了介绍
Why SoC Validation is Important
renzaiS2C的博客
09-29 975
System-on-Chip (SoC) validation is an important part of the IC design process that tests an integrated circuit's functionality and dependability. As an IC designer, it is critical to construct complicated SoCs that can execute a variety of functions while
嵌入式SoC IC设计：重用策略与流程解析
此外，高性能的电子设计自动化（EDA）工具和强大的硬件平台也为复杂SoC设计提供了强有力的支持。 嵌入式SoCIC的设计不仅要求满足特定系统的性能需求，还要应对市场快速变化的产品需求。设计流程中，重用（re-use）...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

TrustZone_Hcoco

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值