1. 引言
在本课程中,我们将使用 Synopsys 的 VCS 工具套件。我们主要使用的工具将是 VCS(Verilog 编译器仿真器)和 VirSim,后者是 VCS 的图形用户界面,用于调试和查看波形。这些工具目前安装在 Sun 应用服务器(sunapp1、sunapp2 和 sunapp3)上。因此,您需要通过 SSH 连接到 sunapp1、sunapp2 或 sunapp3 来使用 VCS 工具套件。
调试项目设计的方法包括三个步骤:
- 编译您的 Verilog 源代码,
- 运行仿真,
- 查看生成的波形。
VCS 工具将允许您将这些步骤结合起来,以交互方式调试您的设计。
VCS 通过将您的 Verilog 源代码编译成目标文件,或将它们翻译成 C 源文件来工作。VCS 调用 C 编译器(如 cc、gcc 或 egcs)来创建一个可执行文件,该文件将仿真您的设计。该仿真器可以在命令行上执行,并且可以创建一个波形文件。或者,您可以使用 VirSim 以交互方式仿真设计,并在仿真过程中查看波形。
本文档的其余部分将简要介绍这些工具,并向您展示如何编译和仿真 EE382N Verilog 手册中的 d-latch 示例。您应该在 LRC Sun 应用服务器上完成此教程。
请注意,本文档并非全面的。如果它没有告诉您您想知道的内容,我们建议您查阅 Synopsys 提供的文档。在 LRC Sun 上的目录 /usr/local/packages/vcs7.0.1/doc/UserGuide/vcs.pdf
中有一个 VCS 用户指南。该用户指南包含另一个 VCS 工具的教程,将解释调试界面的更多功能,这些功能可能对本课程有帮助。此外,还有 VirSim(交互式调试器)的用户指南,位于 /usr/local/packages/vcs7.0.1/doc/UserGuide/VSIM.pdf
。
2. 开始之前
VCS 软件包安装在 Sun 应用服务器的 /usr/local/packages/vcs7.0.1/
目录下。为了方便起见,我们建议您设置以下环境变量(您可以将其添加到您的 .cshrc
文件中):
setenv VCS_HOME /usr/local/packages/vcs
setenv LM_LICENSE_FILE /