![](https://img-blog.csdnimg.cn/20201014180756923.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
协议
文章平均质量分 58
axi、apb、ahb
Num One
IC Verifier
展开
-
NI700笔记二 secure状态控制
ARM手册:Arm CoreLink NI-700 Network-on-Chip Interconnect Technical Reference ManualARM官网:https://developer.arm.com/documentation/101566/r2p1/?lang=en1、ASNI_SECR_ACCSecure access register[0] non_secure_access_override Non‑secure access override:0 Disab原创 2022-04-09 11:44:50 · 914 阅读 · 0 评论 -
ACE5-LITE stash trans
ARM手册:Arm® System Memory Management Unit Architecture SpecificationSMMU architecture version 3ARM官网:https://developer.arm.com/documentation/ihi0070/db/?lang=enWriteUniquePtlStash:awsnoop=0b1000,awdomain=0b01/0b10,awcache[1]=0b1。1、smmu global bypass(f原创 2022-04-08 23:31:30 · 574 阅读 · 0 评论 -
CHI和ACE5-LITE的stash问题
1、ACE5-LITEstashnideden stashlpideden permitted behavior0 0 WriteUniqueStash or StashOnce以外的所有trans1 0 WriteUniqueStash or StashOnce,stash target只有physical intf0 1 WriteUn原创 2022-03-30 11:05:42 · 1008 阅读 · 0 评论 -
CHI的Memattr&Order&RSP
1、Memattr[0]: Early Write Acknowledge bit. Specifies the Early Write Acknowledge status for the transaction:0 Early Write Acknowledge not permitted.1 Early Write Acknowledge permitted.[1]:Device bit. Indicates if the memory type associated with the tran原创 2022-03-29 00:20:17 · 489 阅读 · 0 评论 -
AXI中的wrap burst
协议:AMBA® AXI and ACE Protocol Specification ISSUE H.cAXI has the following rules governing the use of bursts:• For wrapping bursts, the burst length must be 2, 4, 8, or 16.• A burst must not cross a 4KB address boundary.• Early termination of bursts is原创 2022-03-10 23:39:01 · 1788 阅读 · 1 评论 -
ACE中Untranslated_Transactions,SMMU相关信号
AMBA® AXI and ACE Protocol Specification H.c一、信号含义Axmmusecsid:[0:0] Secure Stream Identifier for a write\read transaction. sid的S和NS是分开的,两套。Axmmusid:[SID_WIDTH-1:0] Stream Identifier for a write\read transaction.Axmmussid:[SSID_WIDTH-1:0] Substream Iden原创 2022-02-24 23:37:30 · 658 阅读 · 0 评论 -
resp在ACE和CHI中的转换
1、正确响应1.1、OkayOkay—>Normal Okay;B/RESP=0—>RSPRESPERR=0,DATRESPERR=0,POISON=0;1.2、EX OkayB/RESP=1;不存在下游返回独占响应;CI的实现独占传输会在HNI终结,不会像下游传播。HNP不支持独占访问。2、错误响应2.1、DECERRDECERR—>Non-data Error;B/RESP=3—>RSPRESPERR=0,DATRESPERR=3,POISON=0;2.2、原创 2022-02-24 22:39:49 · 629 阅读 · 0 评论 -
CHI DataCheck
Odd parity奇校验。Even Parity 偶校验。AMBA采用Odd parity奇校验。对于CHI,每8bit数据产生1bit校验位。因此256bit的总线位宽,有32bit的datacheck。datacheck的值是由data计算而来。运算规则:0+0=0;0+1=1;1+0=1;1+1=0;每8bit数据相加,假设数据为8’b11010101,则校验位为1+1+0+1+0+1+0+1=0,数据中有5个1,即奇数个1,所以奇校验位为0。相反,如果是偶校验,则校验位为1。值得注意的原创 2021-11-17 11:29:38 · 348 阅读 · 0 评论 -
CHI Data Transfer
1、Data SizeSize[2:0] 06对应164Bytes,即8~512bit。snoop通道不包含Data Size field,所有snoop数据都是64byte。2、Bytes access in memoryMemAttr[1]决定memory类型是device还是normal。Normal memoryDevice memory3、Byte EnablesBE,存在于写事务和snoop resp with data。在write trans和snoop resp with原创 2021-11-03 11:29:13 · 258 阅读 · 0 评论 -
【转载】ARM各种Memory类型理解
作者:谷公子首发博客:https://blog.csdn.net/W1Z1Q/article/details/104358385在看ARM的各个文档时,经常出现很多memory属性相关的词汇,比如Device、Cacheable、Shareable之类,基于这段时间的学习理解和项目实践,把个人的一些理解记录下,仅供参考,有不当之处还望大家指正。我们以CHI issueC P110 表2-12为例,介绍Device、Allocate、Cacheable、EWA(Bufferable)、Order以及Sn原创 2021-10-29 21:08:32 · 869 阅读 · 0 评论 -
ACE-LITE awakeup/axcache/axprot信号
awakeup1、spec descriptionawakeup: Indicates that activity is initiated on the write or readaddress channels.指示在写或者读地址通道上的业务启动。2、该信号用于AXI5和ACE-LITE spec中。awakeup不止与aw通道相关,同样与ar通道相关。awvalid或arvalid拉起,awakeup必须拉起。axcacheaxi3中axcache如下:AxCACHE Value Tr原创 2021-10-29 20:58:33 · 1421 阅读 · 0 评论 -
Cpu Cache and Memory Barrier(CPU缓存与内存屏障)
转载:https://www.jianshu.com/p/9ce55861e4ce4.1 CPU缓存为了提高程序运行的性能,现代CPU在很多方面对程序进行了优化。使用CPU高速缓存就是其中一种途径。目的就是为了尽可能地避免处理器访问主内存的时间开销。现代CPU一般有三级缓存,使用cpu-z能清楚地看到。CPU-Z截取的三级缓存图一多级缓存:L1 Cache(一级缓存)是CPU第一层高速缓存,分为数据缓存和指令缓存。一般服务器CPU的L1缓存的容量通常在32-4096KB。(每个核心都有自己的L原创 2021-09-09 15:03:48 · 381 阅读 · 0 评论 -
PCIe基础知识一
一、概述1)PCIe(Peripheral Component Interconnect Express)是继ISA和PCI总线之后的第三代I/O总线。一般翻译为周边设备高速连接标准。2)PCIe协议是一种端对端的互连协议,提供了高速传输带宽的解决方案。目前PCIe已经发展到第四代PCIe4.0, 每一代的发展,最明显的特征就是速率翻倍。3)是Intel公司1991年推出的。批准组织:PCI SIG (PCI兴趣小组)。4)一个x16插槽可以运行x1、x2、x4、x8、x16的卡。二、PCIe 分原创 2021-07-04 15:22:05 · 9914 阅读 · 0 评论 -
UART基础知识(一)
一、基础知识UART:通用异步收发传输器,universal asynchronous receiver transmitter作用:低速接口,串并转换。把并行输入的信号转换成串行输出,作为连接外部设备的接口,如EEPROM通信。原理:异步串口通信协议,把传输数据的每个字符按一位一位地传输。TTL电平信号:vcc=0v时,代表逻辑0;vcc=3.3v/5v,代表逻辑1。RS232标准电平信号:vcc为-3v~-13v时,代表逻辑0;vcc为+3v~+13v时,代表逻辑1;UART内部可设电平转换原创 2020-12-20 20:41:09 · 1574 阅读 · 1 评论 -
axi id
1.id的作用主要是用来乱序,对于写通道和读通道来说没有关联,即awid和arid并没有联系。2.对于加速器来说,不支持乱序,即id固定。可以直接在出口上矩阵前不连接,即不例化id。或者将id接死,直接赋0。待经过矩阵路由后,加位后的id也就固定了。3.对于awid和arid,其位宽可以根据需求设置为不同参数。在例化agent时,取最大的ID_WIDTH,然后在连接位宽较小的id时,直接高位赋0。.awid (0,awid); #例化或者定义多比特wire变量,进行连接。wire [2:0] aw原创 2020-12-15 19:48:29 · 4194 阅读 · 0 评论 -
PCIe传输速率和可用带宽(吞吐量)计算
几个概念:传输速率为每秒传输量GT/s,而不是每秒位数Gbps,是因为传输量包括不提供额外吞吐量的开销位,比如PCIe 1x和PCIe 2x使用8b/10b编码方案,导致占用了20%(=2/10)的原始信道带宽。GT/s——Giga transtion per second (千兆传输/秒),即每一秒内传输的次数,重点在于描述物理层通信协议的速率属性,可以不和链路宽度等关联。Gbps——Giga Bits per second (千兆位/秒)。GT/s和Gbps之间不存在成比例的换算关系。PCIe.原创 2020-12-08 01:40:33 · 12424 阅读 · 1 评论 -
AMBA AHB总线协议学习笔记
一、笔记1.1 AHB协议文档,RAM网址:https://developer.arm.com/documentation/ihi0011/a1.2 硬件仿真,m0中挂AHB agent,读写crm寄存器产生复位和时钟。软件仿真,c代码产生复位和时钟。1.3 HBURST[2:0] 000为单一传输,001为INCR未指定长度的增量突发传输。注意,将执行单个传输时使用未指定长度的增量突发理解为长度为1的突发传输比较合理。1.4 HTRANS[1:0] 00...原创 2020-12-03 19:00:01 · 1525 阅读 · 0 评论 -
apb协议的一些特点
APB主要用来连接高性能低带宽的外围设备,在APB总线系统中,只有一个master,其他的都是slave。特点:① 可工作在高频下;② 协议简单:无复杂的时序;③ 同步总线:总线上所有的transaction(读写操作)都依赖于时钟的上升沿;④ 一主多从:一般情况下,APB挂在AHB总线系统下,通过AHB-APB Bridge将事务在AHB总线系统之间进行转化,此时Bridgre即为APB的master,其他的外围设备均为slave。⑤ 接口简单:相对应AXI、AHB来说,接口比较简原创 2020-10-11 20:43:00 · 711 阅读 · 0 评论 -
AXI/CHI协议中的非对齐传输 unaligned transfer 的理解
1、对齐传输地址对齐,strobe全为1,我们认为是对齐传输。2、非对齐传输2.1 地址非对齐。如32bit写数据32’b1234_5678,写地址为0x1001/0x1002/0x1003,写地址为非对齐地址,此时wstrb为ff,数据全部有效,或者数据部分有效,则此次传输可以认为是非对齐传输。即非对齐地址,无论wstrb与否,均为非对齐传输,此为通常场景下认为的非对齐传输。2.2 地址对齐,wstrb部分有效。如32bit写数据32’b1234_5678,写地址为0x1000/0x1004,原创 2020-10-09 22:50:53 · 12781 阅读 · 8 评论 -
AXI4与AXI3的区别——仅限个人理解
一、axlenaxi3中len[3:0],len为0-15,burst length为1-16。axi4中len[7:0],len为0-255,burst length为1-256。注意:1.1、axi4中len>16只有burst type为INCR自增式猝发才支持。1.2、axi3协议规定len为0-15,实际芯片设计中根据需求来自行设置不同位宽的len,len大于16,对协议的完整性没有影响。一般根据自己的系统需求来定,通常取2的n次方。1.3、在较大的芯片设计中,axi4和axi3原创 2020-09-30 18:02:13 · 7513 阅读 · 0 评论 -
apb协议
一、apb协议英文原版下载地址https://developer.arm.com/docs/ihi0024/c二、apb简介APB(Advanced Peripheral Bus),外围总线。APB属于AMBA 3 协议系列,它提供了一个低功耗的接口, 并降低了接口的复杂性。 APB接口用在低带宽和不需要高性能总线的外围设备上。 APB是非流水线结构,所有的信号仅与时钟上升沿相关,这样就可以...转载 2020-03-03 23:32:40 · 1152 阅读 · 0 评论