IC后端
文章平均质量分 72
IC后端
Num One
IC Verifier
展开
-
芯片后端:flatten和hierarchical
1、flatten展平化的设计方法是一种自下而上的设计思路,这种设计方法会一下子导入所有芯片中所需要的元件,而每个元件都要经过充分的验证,确保各个元件的功能无误。而后将所有这些原件组合,构成整个芯片系统。工程师在设计的时候,可以随意调动任意一个原件,也就是说所有元件都是看得到的,没有所谓的黑匣子。其实大家就可以单纯地理解为就是可以看到芯片所有内容的完整的设计。2、hierarchical层次化的设计方法是一种自上而下的设计思路。对于前端设计来说,它会首先分析整个芯片要实现的功能,而后划分(partit原创 2022-04-18 23:28:43 · 5618 阅读 · 0 评论 -
数字IC后端设计流程及DFT design flow
一、数据准备 对于CDN 的Silicon Ensemble(自动布局布线)而言,后端设计所需的数据主要有是Foundry厂提供的标准单元、宏单元和I/O Pad的库文件,它包括物理库、时序库及网表库,分别以.lef、.tlf和.v的形式给出。前端的芯片设计经过综合后生成的门级网表,具有时序约束和时钟定义的脚本文件和由此产生的.gcf约束文件以及定义电源Pad的DEF(Design Exchange Format)文件。(对synopsys 的Astro 而言,经过综合后生成的门级网表,时序约束文件 S原创 2021-02-20 20:44:13 · 11030 阅读 · 0 评论 -
【转载】葵花宝典:DFT问答第二篇
转载自https://mp.weixin.qq.com/s/RChXpJYni0vqZdJgWtFqJQBoundary Scan: A:Boundary scan 顾名思义,是附加在芯片I/O 周边的扫描测试链,它通过专门的测试端口(TAP)访问。在测试模式下,边界扫描链会接管功能逻辑,对I/O进行灵活访问。边界扫描链的结构,测试端口,以及其控制器(TAP Controller),被IEEE定为标准协议(IEEE 1149), 也称做JTAG. 边界扫描链最早应用于印刷电路板上芯片间的互联测转载 2021-02-18 19:58:32 · 1597 阅读 · 0 评论 -
初识DFT
一、什么是DFT? DFT是Design For Test的缩写。 是指在芯片设计过程中引入测试逻辑,并利用这部分测试逻辑完成测试向量的自动生产,从而达到快速有效的芯片测试的目的。DFT的工作包括: – 在项目初期规划DFT架构; – 在RTL级别设计测试电路; – 在验证阶段验证测试电路; – 在synthesis阶段实现测试逻辑的插入; – 在测试阶段提供测试向量二、DFT的工作对象是什么? DFT需要处理基本上芯片所有逻辑的测试。他们包含: – 片上存储器 –原创 2021-02-18 19:47:02 · 9069 阅读 · 2 评论 -
那些年,我们一起踩过的后仿真的坑
转载自芯司机微信公众号一、简介 后仿真,是对经过综合/布局布线后的门级网表进行仿真,与前仿真对rtl代码进行仿真,找出功能上的缺陷相比,后仿真主要检查时序上的问题。 相比较理想状况下的rtl仿真(功能仿真、前仿真),后仿消耗时间更多,在可读性差的cell里穿梭行走,debug的难度大大增强了,而一般我们在做后仿的时候,往往也意味着离tapeout的时间很急迫了。 那么,时间紧,任务重的情况下,后仿经验的积累就尤为重要了,除了打怪升级多练手外,我们还可以从彼此的踩过的坑中快速攥经验值。二、没有原创 2021-02-18 19:03:15 · 3105 阅读 · 0 评论 -
DC网表仿真deposit文件
一、文件作用后端使用dc工具生成. vg格式的网表文件。deposit文件,各个子系统使用的网表文件不一致,要include相关的deposit文件。由厂商提供,开发用脚本转为. vh文件便于仿真。主要作用是初始化phy内的寄存器,以防先读后写时为x态。二、语法force 将信号赋予固定值,不能为变量值deposit 可以将信号赋予变量值initial begin$deposit(variable,value);$deposit(Q,0)enddeposit比force好用,不用rele原创 2020-08-29 09:44:34 · 3793 阅读 · 0 评论 -
后端signoff含义
1、什么是signoff?signoff,签发。后端所说的signoff,是指将设计数据交给芯片制造厂商生产之前,对设计数据进行复检,确认设计数据达到交付标准,这些检查和确认统称为signoff。2、signoff的主要方向timing signoff 静态时序验证PA signoff 电源完整性分析PV signoff 物理验证RV signoff 可靠性验证FM/CLP signoff 形式验证和低功耗验证3、sig原创 2020-05-16 11:06:55 · 16647 阅读 · 0 评论 -
芯片后端专业词汇scenic routing、detour routing、set_max_delay、set_false_path、APR、ECO
Earlier, the methodology was to set false paths between the clock domAIns. This can cause re-convergence issues if two functionally-related signals are crossing from one domain to another domain. In a...原创 2020-04-15 00:39:07 · 3301 阅读 · 0 评论 -
网表仿真DC/SDF/DFT等基本知识
1.20200819DC是综合后的网表SDF是加延时的网表网表以phy为最小单位来替换,phy与phy之间的信号都被打平,按bit位连接。如果phy内部端口不用,被优化,则工具会在该输出端口加SYNOPSYS_UNCONNECTED_XXXX名字,表示端口悬空。网表仿真debug时,由于信号打平,比较难trace,可以参照rtl代码来进行debug,效率更快。...原创 2020-08-19 21:59:11 · 14547 阅读 · 0 评论