![](https://img-blog.csdnimg.cn/20200902201034955.jpg?x-oss-process=image/resize,m_fixed,h_224,w_224)
EDA
EDA相关软件的使用,如vcs、irun、verdi、gvim等。
Num One
IC Verifier
展开
-
vcs lint
vcs lint原创 2022-07-11 14:14:33 · 2167 阅读 · 0 评论 -
verdi小技巧一
1、代码中查找信号在verdi界面输入/会弹出find string窗口,输入信号即可查询。原创 2022-04-09 17:03:36 · 782 阅读 · 0 评论 -
Cadence license管理工具lmgrd
lmgrd : 可以获得licence server的 port@host。lmcksum -c port@host : 相当于打开licence file。其中:SERVER : hostname hostid port_id。DAEMON: cdslmd(cadence vendor name) Daemon的路径。FEATURE: EDA工具可以使用的feature, 版本号 数量 过期时间 等信息。lmstat : 用于监控licence的使用情况。lmstat -a : 显示转载 2022-01-17 22:48:01 · 5225 阅读 · 0 评论 -
VCS +memcbk +vcsd
Dump Multi-Dimensional Arrays and MemoriesThis section describes system tasks and functions that providevisibility into the multi-dimensional arrays (MDAs).Following are the two ways to view MDA data:• The first method, which uses the $vcdplusmemon and原创 2021-10-19 09:12:05 · 2500 阅读 · 2 评论 -
VCS Error-[NYI-NS] Not Yet Implemented
VCS Error-[NYI-NS] Not Yet ImplementedThe following feature is not yet supported:Replacing interface cell in logical library not yet supported.错误原因:同一个文件在filelist中有不同路径,导致编译报错。原创 2021-10-19 08:59:22 · 1994 阅读 · 1 评论 -
Gvim gf跳转、回退、分屏
gf:文件跳转 go to filebf: 回退至原文件 back to filectrl+o: 回退至原文件ctrl+i :再次打开之前跳转的文件原创 2021-03-18 00:02:53 · 16052 阅读 · 1 评论 -
cdn axi时序控制
==user guide:axi vip user guidehttps://support.cadence.com ==1、AddreDelayAddreDelay=n,slave收到axvalid后,delay n个cycle后拉高axready。2、BreadyDelayBreadyDelay=n,BreadyControl=1,需要与BreadyControl组合使用。master收到bvalid后,delay n个cycle后拉高bready。3、ChannelDelayChanne原创 2021-09-22 22:06:33 · 369 阅读 · 0 评论 -
cadence xrun仿真器使用
1、使用Simvision。a、在仿真脚本中设置Simvision选项。在仿真选项xrun -R下加上tcl脚本控制。-input ./dump_wave.tcl -mcdump\b、编写tcl脚本控制simvision选项。run 15000nsdatabase -open waves -into ./wave/waves.shm -defaultprobe -create -shm -all -depth allrunexit第一行run 15000ns表示从仿真时间15000原创 2021-09-17 22:18:47 · 12496 阅读 · 1 评论 -
Error-[DPI-DIFNF] DPI import function not found
1、问题:vcs运行simv时出现uvm_glob_to_re不存在错误Error-[DPI-DIFNF] DPI import function not found/pub/tools/synopsys/vcs_2020.03_sp2/etc/uvm-1.1/base/uvm_resource.svh, 390The definition of DPI import function/task ‘uvm_glob_to_re’ does not exist.Please check the sta原创 2021-09-15 21:48:41 · 5342 阅读 · 5 评论 -
GVIM窗口操作
1、dw:删除一个单词2、wi:强制保存3、vsp:竖开新窗口4、sp:横开新窗口5、ctrl+w:窗口切换6、Linux下gvim多窗口切换????7、xterm &原创 2021-09-13 21:43:04 · 488 阅读 · 0 评论 -
cadence会议学习_20200416
一、多机多核技术仿真的三个阶段:单机单CPU核;单机多CPU核;多机多CPU核;synopsys的vcs和cadence的仿真器都支持多核运行,只需要增加相应的编译选项即可。多机多核的的本质是将应用并行化,从单任务到多任务;资源集群化,从单机到集群。其好处是显而易见的,大大缩短仿真时间。但在具体使用时有以下问题:设计较大时,编译时间长,当使用多核技术对文件分块编译,其编译时间无法缩短,甚至可能加长,此部分收益不明显;本质上是拿资源换时间,需要更多的服务期资源支持;由于是多核,对testcase有要求,原创 2021-04-17 21:00:08 · 724 阅读 · 0 评论 -
verdi dump命令详解
verdi dump命令详解1.$fsdbDumpfile语法:$fsdbDumpfile(fsdb_name[,limit_size])含义:指定波形文件名,第二个参数可选择用来限制波形的大小(MB)。例如$fsdbDumpfile(“tb_top.fsdb”,10240);其中文件名可能被$fsdbDumpvars覆盖。2.$fsdbDumpvars语法:$fsdbDumpvars([depth, instance][, “option”])含义:depth表示要加载波形原创 2021-02-26 22:36:46 · 20152 阅读 · 1 评论 -
verdi 文件格式转换及差异
1、fsdb2saif命令:fsdb2saif 1.fsdb -bt 100ns -et 200ns -o 2.saif将1.fsdb文件中100~200ns时间段的波形抽出转换为2.saif文件。2、fsdb2vcd命令:fsdb2vcd 1.fsdb -bt 100ns -et 200ns -o 2.vcd将1.fsdb文件中100~200ns时间段的波形抽出转换为2.vcd文件。3、fsdbextract命令:fsdbextract 1.fsdb -bt 100ns -et 2原创 2021-02-24 21:21:08 · 3893 阅读 · 0 评论 -
vcs+upf
一、upf介绍芯片的功耗主要由静态功耗(static leakage power)和动态功耗(dynamic power)构成。静态功耗主要是指电路处于等待或者不激活状态时的泄漏电流所产生的功耗,主要是有反偏二极管泄漏电流,门栅感应漏极泄漏电流,亚阈值泄漏电流和门栅泄漏电流。动态功耗是指晶体管处于跳变状态所产生的功耗,主要由动态开关电流引起的动态开关功耗以及短路电流产生的短路功耗两部分组成。在数字后端阶段,可以通过多电源多电压技术来降低功耗,Multi supply Multi Voltage(MSMV原创 2021-02-09 17:24:07 · 2696 阅读 · 0 评论 -
-kdb debugging with verdi
一、vcs+verdi常用使用方法在vcs仿真时调用$dump函数dump出fsdb文件,随后verdi load filelist和fsdb文件来进行debug。二、debugging with verdi1、setenv VCS_HOME/VERDI_HOME。2、vcs编译选项加上-debug_access+all -lca -kdb,-lca表示使用用户限制功能,-kdb是lca下的一个feature,其作用是在vcstwo-step flow和three-step flow中生成kdb原创 2021-02-09 11:42:48 · 3488 阅读 · 0 评论 -
vcs -xprop的理解
一、vcs -xprop简介https://www.synopsys.com/zh-cn/verification/simulation/vcs-xprop.htmlVerilog 和 VHDL 常用于数字设计建模。设计人员使用 RTL 构造描述硬件行为。然而,某些 RTL 仿真语义不足以准确地为硬件行为建模。因此,相比实际硬件行为,仿真结果要么太过乐观,要么太过悲观。因为这些语义限制,Verilog 和 VHDL RTL 仿真器会忽略掉控制信号上的X不定态,在输出上会分配一个固定的数值。这样造成的结原创 2021-02-02 17:55:33 · 9959 阅读 · 0 评论 -
vcs或xrun直接在命令行输入命令后仿真
b vcs -full64 -sverilog +vcs+lic+wait test.sv && b simvb irun -sv -c -elaborate -acess +rwc -64bit test.sv && b irun -R原创 2020-12-03 16:30:39 · 3768 阅读 · 0 评论 -
GVIM命令行复制、替换、筛选、删除、匹配
1.复制:1,100 copy 105将1到100行复制到105行2.替换:1,100 s/clk/clk100/g将1到100行中的clk替换为clk100原创 2020-11-19 19:09:00 · 5918 阅读 · 0 评论 -
gvim插件NERDTree
map <\F1> :NERDTreeMirror<\CR>map <\F2> :NERDTreeToggle<\CR>map <\F3> :tabnew<\CR>autocmd VimEnter * NERDTreewincmd wautocmd VimEnter * wincmd wlet NERDTreeShowLineNumbers=1let NERDTreeShowBookmarks=1let NERD原创 2020-09-03 15:09:11 · 350 阅读 · 0 评论 -
gvim配置文件
set nowrap 行不卷绕set number 显示行set showcmd 左下角显示命令set ruler 编辑时右下角显示光标位置的状态行set hlsearch 搜索结果高亮set mouse=a 所有模式下可使用鼠标set guioptions=aegimrLtTb gui界面设置set gcr=a:blinkon0 光标不闪烁set list 显示制表符synax oncolorscheme eveningset guifont=Liberation\ Mono\ 1原创 2020-09-02 11:59:11 · 393 阅读 · 0 评论 -
vcs -fgp 仿真加速功能
一、加速原理正常仿真任务提交到机器上后,采用单核仿真。通过将线程与cpu多核进行绑定,设置亲和性affinity,来提高仿真速度。一般机器上会显示有几个物理核,如16个物理核,每个核的工作负载work load,如果本身已经高负载,则无法继续选取该核进行绑定。同样,如果该核本身已经被其它jobs锁定,也无法选取。二、vcs命令选项-fgp-fgp=num_threads:3,sync:buswait,auto_affinity -xdprof=diag:ruse,profile -reportst原创 2020-08-28 17:00:07 · 6795 阅读 · 0 评论 -
UVM+verdi的一些小问题
1、uvm_top.print_topology()函数在end_of_elaboration_phase中利用uvm_top.print_topology()函数打印uvm拓扑结构。其中uvm_verbosity表明uvm打印冗余度。2、波形文件uvm work中生成的波形文件module_name.fsdb和利用脚本更换名字和路径后的波形文件KaTeX parse error: Exp...原创 2020-01-14 17:02:10 · 7877 阅读 · 4 评论 -
VCS基本操作命令
FBI Warning:一切以vcs user guide为准。1、VCS仿真流程Step1: CompliationVerilog Code (cpu.v)—— simv (Simulation Executable)Step2: Simulationsimv —— FSDB Files (VPD Files / VCD Files)后续可以用Verdi Debug。2、VCS仿真模式2.1 vcs仿真的2个步骤:代码编译:如 vcs cpu.v仿真运行:如 simv或者通过-R选项原创 2020-01-17 10:50:57 · 20324 阅读 · 6 评论 -
filelist中常用到的vcs 编译命令
1、+incdir++incdir+ `include文件的搜索目录。方便在2、-v filename-v 指定一个.v格式的库文件,VCS会来这个文件中找源代码中例化的但在源代码中找不到的module,这里一个文件可以里面包含很多module。3、-y directory-y 指定一个库文件目录,目录下的文件名和module名要一致,且要用+libext+来指定文件类型,这里的.v文...原创 2020-01-16 10:30:35 · 30346 阅读 · 3 评论