Power Gate（电源门控）或 Power Switch Cell（电源开关单元）

Power Gate（电源门控）或 Power Switch Cell（电源开关单元）是集成电路设计中用于管理电源域（Power Domain）通断的关键单元，其核心功能是在需要时切断或恢复目标电源域的主电源，以降低待机功耗（Standby Power），同时确保电路功能的正确性。以下是对其原理、类型及应用的详细解释：

1. 基本原理

• 功能定位：
  电源门控单元串联在电源网络（如 VDD 或 VSS）与目标电源域之间，通过控制信号（如 pg_enable）动态切换电源的通断。当电源域处于非活动状态（如待机模式）时，关闭电源以消除漏电流；当需要工作时，重新接通电源。

• 关键组件：

  • 主开关（Main Switch）：承担大电流通断，通常为 PMOS（用于 VDD 切断）或 NMOS（用于 VSS 切断）。
  • 逻辑控制电路：处理使能信号（如去毛刺、同步逻辑），确保开关动作的稳定性和时序正确性。
  • 保持电路（可选）：配合状态保持寄存器（如 State Retention DFF），在电源切断时维持关键状态。

2. 类型与结构

根据电源网络的切断类型，主要分为两类：

(1) VDD 电源门控单元（高侧开关）

• 结构：由 PMOS 管构成，源极连接主电源（如 VDD_MAIN），漏极连接目标电源域（如 VDD_DOMAIN），栅极由控制信号驱动。
• 工作逻辑：
  • 当 pg_enable = 1 时，PMOS 导通，目标域接通电源。
  • 当 pg_enable = 0 时，PMOS 截止，切断电源，目标域进入断电状态。
• 特点：切断 VDD 时，目标域内的晶体管均处于截止状态，漏电流极低，但需配合隔离单元（Isolation Cell）防止浮空信号。

(2) VSS 电源门控单元（低侧开关）

• 结构：由 NMOS 管构成，源极连接接地网络（GND），漏极连接目标电源域的 VSS 网络。
• 工作逻辑：
  • 当 pg_enable = 1 时，NMOS 导通，目标域接地。
  • 当 pg_enable = 0 时，NMOS 截止，目标域的地被切断，等效于电源电压升高，晶体管截止。
• 特点：相比 VDD 开关，NMOS 的导通电阻更低，适合大电流场景，但需注意衬偏效应（Body Bias）对阈值电压的影响。

3. 典型应用场景

• 低功耗设计流程：

  1. 电源域划分：将芯片划分为常通域（Always-On Domain）和可门控域（Switchable Domain）。
  2. 插入电源门控单元：在可门控域的电源入口处放置 Power Switch Cell，通过 RTL 或网表级配置（如 UPF 命令 create_power_switch）定义其连接关系。
  3. 时序与功耗优化：通过仿真验证开关延迟对电路时序的影响，并优化开关尺寸以平衡导通电阻（IR 压降）和面积功耗。

• 与其他低功耗单元的协同：

  • 隔离单元（Isolation Cell）：在电源切断时，为目标域的输出信号提供固定电平（高 / 低或保持值），避免浮空导致的噪声或功能错误。
  • 状态保持寄存器（State Retention DFF）：通过独立的常通电源（如 VDD_RET）维持寄存器状态，确保电源恢复后快速恢复工作。
  • 电平转换器（Level Shifter）：在不同电源域的信号交互处，转换电压电平以保证信号兼容性。

4. UPF 中的相关命令（示例）

在统一功耗格式（UPF）中，通过以下命令定义电源门控单元的连接和行为：

(1) 创建电源开关单元

tcl

create_power_switch -name vdd_switch \
                     -domain switchable_domain \
                     -power_pin VDD_SW \    ;# 开关单元的电源输入（连接主电源）
                     -output_pin VDD_DOMAIN \;# 开关单元的输出（连接目标域电源）
                     -control_pin pg_en \     ;# 使能信号（高电平导通）
                     -on_state high          ;# 使能信号有效电平

(2) 定义电源网络连接

tcl

connect_supply_net -power_switch vdd_switch \
                   -supply_type primary \
                   -net VDD_MAIN \        ;# 主电源网络（如全局 VDD）
                   -switch_pin VDD_SW     ;# 连接开关单元的电源输入

(3) 配置隔离与保持逻辑

tcl

set_isolation -domain switchable_domain \
              -isolation_cell iso_cell \
              -isolation_signal iso_en \
              -value high            ;# 隔离时输出高电平

set_state_retention -domain switchable_domain \
                    -retention_power VDD_RET ;# 保持逻辑的独立电源

5. 设计挑战与解决方案

• IR 压降（IR Drop）：大尺寸开关管的导通电阻可能导致电源网络电压跌落，需通过 EDA 工具进行电源完整性分析（PI Analysis），优化开关尺寸或采用多级开关并联。
• 开关噪声（Switching Noise）：电源通断瞬间的电流浪涌可能引起地弹（Ground Bounce），可通过软启动（Soft-Start）技术逐步激活电源，或增加去耦电容（Decap）。
• 时序收敛（Timing Closure）：开关单元的插入可能引入额外的电源网络延迟，需在时序分析中考虑电源开关的导通延迟（On/Off Delay），并通过时序约束（如 set_false_path）排除断电期间的路径。

总结

Power Gate 单元是低功耗设计（如 ASIC、SoC）中的核心技术，通过动态管理电源域通断，在性能、功耗和面积之间实现平衡。其设计需综合考虑电路架构、物理实现及验证流程，并借助 UPF 等标准语言完成功耗意图的精确描述。

Power Gate（电源门控）或 Power Switch Cell（电源开关单元）是集成电路中用于动态控制电源域通断电的关键单元，通过切断非活跃域的电源来降低待机功耗。以下是其详细解析：

核心功能

• 电源通断控制：串联在电源网络（VDD 或 VSS）与目标电源域之间，通过使能信号（如 pg_en）动态切换电源连接。
• 低功耗优化：当电源域无需工作时（如待机模式），切断电源以消除漏电流；需要工作时重新接通电源。
• 兼容性设计：需与隔离单元（Isolation Cell）、状态保持寄存器（State Retention DFF）等协同工作，确保断电期间的信号完整性和状态保存。

类型与电路结构

1. VDD 电源门控单元（高侧开关）

• 结构：由 PMOS 管构成，源极接主电源（如 VDD_MAIN），漏极接目标域电源（如 VDD_DOMAIN），栅极受控制信号驱动。
• 逻辑：
  • pg_en = 1（高电平）：PMOS 导通，目标域供电。
  • pg_en = 0（低电平）：PMOS 截止，切断电源。
• 应用场景：适用于需完全切断电源以消除漏电流的场景，需搭配隔离单元防止信号浮空。

2. VSS 电源门控单元（低侧开关）

• 结构：由 NMOS 管构成，源极接地（GND），漏极接目标域的 VSS 网络。
• 逻辑：
  • pg_en = 1（高电平）：NMOS 导通，目标域接地。
  • pg_en = 0（低电平）：NMOS 截止，切断地连接，等效于电源电压升高，晶体管截止。
• 应用场景：适合大电流场景（NMOS 导通电阻低），需注意衬偏效应（Body Bias）对阈值电压的影响。

UPF 命令示例：定义电源门控单元

以下通过统一功耗格式（UPF）描述一个 VDD 电源门控单元的配置流程：

1. 创建电源开关单元

tcl

create_power_switch -name vdd_switch_core \
                     -domain core_domain \       ;# 目标电源域名称
                     -power_pin VDD_SW_IN \      ;# 开关单元的电源输入（连接主电源）
                     -output_pin VDD_CORE \      ;# 开关单元的输出（连接目标域电源）
                     -control_pin pg_en_core \    ;# 使能信号（高电平导通）
                     -on_state high \             ;# 使能信号有效电平为高
                     -off_state low \             ;# 关闭时使能信号电平为低
                     -min_voltage 0.8V \          ;# 最小工作电压（用于时序分析）

2. 连接电源网络

tcl

# 连接主电源（如全局 VDD）到开关单元的输入
connect_supply_net -power_switch vdd_switch_core \
                   -supply_type primary \
                   -net VDD_MAIN \        ;# 主电源网络名称
                   -switch_pin VDD_SW_IN  ;# 开关单元的电源输入引脚

# 连接开关单元的输出到目标域电源网络
connect_supply_net -power_domain core_domain \
                   -supply_type primary \
                   -net VDD_CORE \        ;# 目标域电源网络名称
                   -switch_pin VDD_CORE   ;# 开关单元的输出引脚

3. 配置隔离逻辑（与隔离单元协同）

tcl

set_isolation -domain core_domain \               ;# 目标电源域
              -isolation_cell iso_cell_high \     ;# 使用输出高电平的隔离单元
              -isolation_signal iso_en_core \     ;# 隔离使能信号（与电源开关同步）
              -value high \                       ;# 隔离时输出固定高电平
              -applies_to all_outputs             ;# 对所有输出信号应用隔离

4. 配置状态保持（可选，需搭配 State Retention DFF）

tcl

set_state_retention -domain core_domain \          ;# 目标电源域
                    -retention_power VDD_RET \    ;# 保持逻辑的独立电源（常通电源）
                    -retention_cell rst_flop      ;# 指定支持保持功能的寄存器类型

设计关键点与挑战

1. IR 压降（IR Drop）优化：

   • 大尺寸开关管可降低导通电阻，但增加面积功耗。需通过 EDA 工具（如 RedHawk）仿真电源网络压降，必要时采用多级开关并联或功率网格（Power Grid）增强。

2. 开关时序与噪声控制：

   • 电源通断瞬间的电流浪涌可能引发地弹（Ground Bounce），可通过 soft_start 特性逐步激活电源，或在开关单元旁添加去耦电容（Decap）。
   • 在时序分析中，需通过 set_power_switch_delay 命令定义开关的导通 / 关断延迟，避免影响路径时序。

3. 多电压域协同：

   • 若目标域与其他域存在信号交互，需插入电平转换器（Level Shifter）以适配不同电源电压，避免信号跨域时的逻辑错误。

典型应用场景

• 移动设备芯片：如手机 SoC 中的 CPU 核心、GPU 等可门控域，在待机时切断电源以延长电池寿命。
• IoT 传感器芯片：周期性激活传感器模块，其余时间关闭电源以满足超低功耗需求。
• 服务器芯片：动态关闭空闲计算单元（如未使用的 CPU 核），降低数据中心整体功耗。

总结

Power Gate 单元是低功耗设计的核心技术，通过 UPF 等标准语言可精确描述其连接关系和功耗意图。设计中需综合考虑电路架构、物理实现（如布局布线）及验证流程（如功耗仿真、形式验证），以确保在降低功耗的同时满足功能正确性和时序要求。