【VHDL】利用计数器实现20分频，占空比为50%

最新推荐文章于 2022-03-23 15:31:29 发布

tony_yu_to

最新推荐文章于 2022-03-23 15:31:29 发布

阅读量2.4k

点赞数 4

文章标签： vhdl 经验分享

本文链接：https://blog.csdn.net/weixin_45624330/article/details/106048866

版权

本文介绍了如何使用VHDL设计一个20分频计数器，确保输出信号的占空比为50%。通过程序代码和仿真实验结果，展示了实现过程。

摘要由CSDN通过智能技术生成

利用计数器实现20分频，占空比为50%

程序：

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
--USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT_20 IS
PORT(CLK:IN STD_LOGIC;
	CNT:BUFFER INTEGER;
	C1:OUT STD_LOGIC);
END ENTITY;

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

tony_yu_to

关注关注

4
点赞
踩
8

收藏

觉得还不错? 一键收藏
0
评论
【VHDL】利用计数器实现20分频，占空比为50%

利用计数器实现20分频，占空比为50%程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;--USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT_20 ISPORT(CLK:IN STD_LOGIC; CNT:BUFFER INTEGER; C1:OUT STD_LOGIC);END ENTITY;ARCHITECTURE ONE OF CNT_20 ISBEGIN PROCESS(CLK) BEGIN
复制链接

扫一扫