关于UVM中的Sequence（一）

最新推荐文章于 2023-03-30 21:19:15 发布
最新推荐文章于 2023-03-30 21:19:15 发布
阅读量562 收藏 6
点赞数
分类专栏： UVM 文章标签： 经验分享
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45857247/article/details/118975563
版权

1、sequence存在的意义

sequence机制的目的是为了将激励的产生功能从driver中剥离出来。这样在不同的测试用例中，就可以将不同的sequence设置成sequencer的main_phase的default_sequence，当sequencer执行到main_phase时，发现有default_sequence，那么它就启动sequence。这样就可以在不改变driver的情况下完成不同的激励驱动。

  1. sequence的启动与执行

note：

都要指定一个sequencer来指明sequence产生的trans送给谁；

使用config：：db启动时，指明在main_phase启动该sequence；

当一个sequence启动后，会自动执行sequence中的pre_body->body->post_body任务；

结果：

汶.z
关注
  • 0
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
uvm1.2源码
01-21
最新的uvm1.2源代码，深入学习uvm验证最佳的资料。
UVM中的sequence
weixin_44915807的博客
10-14 2832
sequence基础 1. 如果将激励放在driver的main_phase中，是可行的，但是如果要对激励作修改，那么扩展性较差，所以我们将激励改为放在sequence中去写。 driver就负责驱动激励就好了，而具体是什么样的激励，应该由sequence去完成。 2. 当定义完一个sequence后，可以使用start任务将其启动。 my_sequence my_seq; my_seq = my_sequence::type_id::create("my_seq"); my_seq.start(seque
UVM中的sequence使用(一)
ahr7882的博客
05-04 1193
UVM中Driver，transaction，sequence，sequencer之间的关系。 UVM将原来在Driver中的数据定义部分，单独拿出来成为Transaction，主要完成数据的randomize and constrained. 在Transaction之上有增加一层sequence，它可以调用，控制同一类型的transaction。 在UVM中增减componen...
uvm的sequence
Augusdi的专栏
03-19 866
1，每个sequence都有一个body任务。当一个sequence启动后，会自动执行sequence的body任务，所以在sequence的class中，一定要有一个名为body的task。 此外，如果一个sequence中，还有pre_body与post_body，则这两个task，会分别在body的task前面与后面执行。 2，sequence的源码中，没有build_phase，所以，...
《UVM实战》笔记 UVM中的sequence
weixin_44857476的博客
07-31 477
第6章 UVM中的sequence sequence和sequencer_wonder_coole的博客-CSDN博客 5.小白学uvm验证 - squence机制 - DreamCll - 博客园 (cnblogs.com) 6.1什么是 sequence   上文提到，子弹，弹夹和枪的比喻，想必大家都有映像，sequence 就像一个弹夹，里面装了很多"子弹"，而这里的"子弹"就是 transaction, 弹夹可长可短，只要子弹型号一致（同一种 transaction）,就能通过 se..
UVM基础学习.ppt
02-13
UVM基础学习PPT，讲述了UVM的基础内容，包括UVM框架、agent、sequence、phase等基础内容。
uvm-studying-wy.docx
03-19
1构建一个简单的UVM平台 2 UVM平台组件 3 UVM factory机制 4 UVM事务级建模 5 UVM信息服务机制 6 UVM configuration 机制 7 UVM sequence机制 8 UVM TLM 9 UVM analysis component 10 UVM callback 11 UVM...
基于UVM的AHB总线SRAM控制器设计验证平台设计
08-11
1、设计基于AHB总线的SRAM读写控制器：根据AHB总线输入hsize与haddr自动选择块与片选，在原有基础上，...2、设计基于UVM的验证框架：设计两级sequencer与sequence分别控制读写、设计两个case分别为边写边读与写满读空。
[UVM]field_automatio機制
12-14
一、UVM中為什麼要引入field_automatio機制機制呢？ 1、回想一下，通常我們需要怎麼定義一個transaction class mac_transaction extends uvm_sequence_item; rand bit[47:0] dmac; rand bit[47:0] smac; rand ...
UVM-sequence
sinat_41774721的博客
01-04 2391
文章目录1.概述2.sequence和item3.sequencer和driver1.端口连接和方法：2.事务传输 1.概述 在UVM世界，利用其核心特性，在创建了组件和顶层环境，并完成组件之间的TLM端口连接之后，下面使环境运转，运转的必要条件是组件之间需要有事务(transaction)传送。 围绕下面几个核心词来阐述它们的作用、分类以及之间的互动关系。 sequence item sequence sequencer driver 如果按照交通道路的车流来打比方，sequence就是道路，seque
UVM：2.4 UVM的终极大作sequence->2.4.3 default_sequence 的使用
06-09 3070
1.上一节的例子中，sequence是在my_env的，但实际应用中，使用最多的还是通过default_sequence 的方式启动sequence。在某个component （如 my_env）的build_phase 中设置如下代码即可： virtual function void build_phase(uvm_phase phase); super.build_phas
UVM：10.3.2 只将virtual_sequence 设置为default_sequence
07-10 1189
1.config_db 最大的问题是不对set 的第二个参数进行检查。 2.为了美观对齐： 3.如下设置default_sequence： 1）i_agt 的default_sequence 没有启动，在i_agt.sqr 调用get_full_name 函数： 4.所以只将virtual sequence 设置为default_sequence。其它所有的sequ
sequence 序列
weixin_30604651的博客
01-15 651
sequence(序列)是一组有顺序的元素的集合，可以包含一个或多个元素，也可以没有任何元素（空序列）。序列的元素可以是基本数据类型（int，float，complex，bool，string），也可以是另外一个序列，以及对象。序列中的元素类型可以不一致。字符串是一种特殊的元组，因此可以执行元组的相关操作。 序列有两种：tuple（元组） 和 list (列表)，元组用小括号“（）”，列表用“[...
《UVM实战卷Ⅰ》学习笔记 第六章 UVM中的sequence(1)
ICLC的博客
10-18 378
xxx
UVM之sequence机制
weixin_45704530的博客
07-06 454
定义： 控制和产生一系列的事务，并将事务发送给driver的一套机制。（一系列动作的集合）例子： driver向sequencer发送事务请求，sequencer再向其关联的sequence发送请求，sequence接收到请求之后，立即将已经生成好的事务发送出去。发送出去的事务通过sequencer之后再转发给请求事务的对象。请求该事务的对象处理完事务之后，发送处理完事务的响应，再以sequencer为中介，转发到sequence。接着sequence将产生下一个事务，等待下一次事务请求。 优点： 将事务的
UVM中启动sequence的方法
m0_61703043的博客
03-09 2192
主要有三种方法： 通过sequnce.start的方式启动 通过`uvm_do系列宏来启动 通过default sequence来启动 一、通过sequnce.start的方式启动 start方法是“uvm_seuquence_base”类中的一个task。 原型： virtual task start (uvm_sequencer_base sequencer, 　　　　　　　　　　　　uvm_sequence_base parent_sequence = null, 　　　　　　　　　
UVM中seq.start()和default_sequence执行顺序
W1Z1Q的专栏
03-30 1225
解析UVM中seq.start()和default_sequence如果在同一个phase中，它们的执行顺序
UVM 中sequence 的response使用
最新发布
07-13
在 UVM 中，sequence 的 response 用于表示 sequence 执行的结果或产生的数据。一般情况下，response 是一个包含所需信息的类对象，可以包含任何需要传递给其他组件或者验证环境的数据。 在 sequence 中，可以通过以下方式设置 response： 1. 在 sequence 中定义一个 response 对象，并在需要的时候为其赋值。 2. 将 response 对象作为任务或函数的参数传递给其他组件，以便其他组件可以读取该对象的值。 另外，response 对象通常被定义为一个 transaction 类，其中包含需要传递的所有字段。这样可以方便地传递多个数据项，并且可以轻松地扩展和维护代码。 例如，以下是一个简单的 sequence 示例，展示了如何使用 response： ```systemverilog class MySequence extends uvm_sequence #(MyTransaction); `uvm_object_utils(MySequence) task body(); MyTransaction txn; // 设置 txn 的字段值 // ... // 设置 response response = txn; endtask endclass ``` 在上述示例中，`MyTransaction` 是一个自定义的 transaction 类，它包含了需要传递的字段。在 `body()` 函数中，我们创建了一个 `MyTransaction` 对象 `txn` 并设置其字段的值。然后，将其赋值给 `response` 对象。 这样，在 sequence 执行完成后，其他组件就可以通过读取 `response` 对象来获取执行结果或产生的数据。 希望这个回答能够帮到你！如果还有其他问题，请随时提问。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

汶.z

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值