XILINX FPGA数字信号处理——10、重定时信号原理及实现

SFG （signal flow graph,SFG）信号流图

割集重定时规则1：根据不同边沿的进入或者出去的方向，可以超前或者延迟这些边沿。

标准结构的并行FIR滤波器的长度越长，其时钟工作频率就越低

无论什么样的输入频率，输入余弦波都将延迟N/2个采样，通常称之为群时延，其幅度由比例因子M标定。

转置FIR不能用来准确实现标准自适应LMS算法

我理解的割集就是在输入边插入一个Z⁺¹(用来抵消原有的Z^-1)，在输出边插入一个Z^-1，实际上Z⁺¹非因果，所以Z⁺¹只能用来抵消不能单独出现在等效图中。