【FPGA Verilog开发实战指南】初识Verilog HDL-基础语法

最新推荐文章于 2024-06-15 18:54:06 发布
最新推荐文章于 2024-06-15 18:54:06 发布
阅读量1.1k 收藏 24
点赞数 16
文章标签： fpga开发 学习 笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_46050242/article/details/135752394
版权

这里写目录标题

Verilog HDL简介

在这里插入图片描述
就是用代码来描述硬件结构
语言有VHDL与Verilog HDL

与VHDL比较

在这里插入图片描述
Verilog HDL 是从C语言来的，学的快

Verilog HDL基础语法

逻辑值

在这里插入图片描述
###例子
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

关键字

也叫保留字，一般是小写

module

表示模块的开始

endmodule

模块的结束

模块名

一般与.v文件的名字一致

在这里插入图片描述

输入信号

input

输出信号

output

既做输入也做输出

inout

在这里插入图片描述
需要一些变量和参数对输入信号进行处理得到输出信号，变量又分为两种类型

线网型变量 wire

可以看作直接的链接，可以映射为一条真实存在的物理连线

寄存器型变量 reg

对某一时间点状态进行保持的功能，可以映射为一条真实的元器

参数 parameter

实例化可以修改参数

参数 localparam

只能在模块内部使用，不能实例化

常量

基数表示法
格式：[ 换算为二进制后位宽的总长度 ] [ ’ ] [ 数值制符号 ] [ 与数值进制符号对应的数值 ]
8‘d171：位宽是8bit，十进制的171。
[数值进制符号]中如果是[h]则表示十六进制，如果是[o]则表示八进制，如果是[b]则表示二进制，D 表示十进制
8’hab表示8bit的十六进制数ab，
8’o253表示8bit的八进制数253：
8’b10101011表示8b性的二进制数10101011，下划线增强可读性。
[换算为过进制后位宽的总长度]：可有可无，verilog会为常量自动匹配合适的位宽。
当总位宽大于实际位宽，则自动在左边补0，总位宽小于实际位宽，则自动截断左边超出的位数。
'd7与8’d7：表示相同数值，8’d7换算为二进制就是8’b0000—0111，前面5位补0；
2’d7换算为二进制就是2’b11，超过2位宽的部分被截断。
如果直接写参数，例如100，表示位宽为32bit的十进制数100·

赋值方式

赋值方式有两种，一种是阻塞赋值，一种是非阻塞赋值

在这里插入图片描述

阻塞赋值

可以理解为顺序执行，即第一句语句执行玩之后才会执行第二句语句

非阻塞赋值

语句是并行执行，同一时刻两条语句同时执行

always语句

使用前面定义的计数器
在这里插入图片描述
当复位信号有效时，我们给变量cnt初值是0.如果计数到最大值我们设定的参数时，就一直保持最大值，如果没有技术到最大值，每个时钟周期值+1

assign 语句

如果括号内的条件满足的话，就将第一个值赋值给某一个变量，如果不满足的话，就将第二个值赋值给这个变量

在这里插入图片描述

算数运算符

在这里插入图片描述

归元运算符、按位运算符

在这里插入图片描述
在这里插入图片描述

逻辑运算符

在这里插入图片描述

关系运算符

在这里插入图片描述
在这里插入图片描述

移位运算符

在这里插入图片描述

位拼接运算符

在这里插入图片描述

条件运算符

在这里插入图片描述

优先级

在这里插入图片描述

if-else 条件分支语句

在这里插入图片描述

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

case分支控制语句

在这里插入图片描述
在这里插入图片描述

系统函数

在这里插入图片描述
在这里插入图片描述

display

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

write

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

strobe

但是只在最后执行
在这里插入图片描述
在这里插入图片描述

monitor

在这里插入图片描述
在这里插入图片描述

在这里插入图片描述
在这里插入图片描述

stop ，finish

在这里插入图片描述
在这里插入图片描述
继续仿真不是从头开始执行的，而是从暂停的地方开始执行的

time,random

在这里插入图片描述
在这里插入图片描述

readmemb,readmemh

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

醉酒柴柴
关注
  • 16
    点赞
  • 踩
  • 24
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
FPGA Verilog开发实战指南-09_counter.zip
05-26
FPGA Verilog开发实战指南
fpga项目开发实例_书籍推荐05——FPGA项目开发实战讲解
weixin_39585974的博客
11-30 1335
《FPGA项目开发实战讲解》，作者：李宪强，电子工业出版社。目 录第1章 FPGA介绍 1.1 FPGA的优势 1.2 FPGA典型结构图 1.3 LUT原理 1.4 FPGA上电配置过程时序图 1.5 FPGA基本开发流程第2章 Verilog语法介绍 2.1 Verilog HDL语言简介 2.1.1 什么是Veri...
【野火FPGA】Verilog的基本语法-笔记-1
yanyonglin123的博客
03-08 734
初识Verilog HDL Verilog HDL的简介 Verilog HDL 是一种硬件描述语言，以文本的形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能 Verilog相比VHDL Verilog 语法自有，易学易用 适合算法级、门级设计 代码简洁 发展较快 VHDL 语法严谨，难以上手 适合系统级设计 代码冗长 发展缓慢 Verilog 基础语法 逻辑值 0：逻辑低电平，条件为假 1：逻辑高电平，条
FPGA Verilog开发实战指南-13_water_led.zip
05-26
FPGA Verilog开发实战指南
FPGA Verilog开发实战指南-15_fsm.zip
05-26
FPGA Verilog开发实战指南
FPGA Verilog开发实战指南-11_key_filter.zip
05-26
FPGA Verilog开发实战指南
FPGA Verilog开发实战指南-12_touch_ctrl_led.zip
05-26
FPGA Verilog开发实战指南
FPGA专项课程即将开课，颁发AMD官方证书
weixin_60861523的博客
06-12 596
1. 本课程使用最新版本Xilinx 全球授权培训课件，同时也是中兴、诺基亚、爱立信、大唐移动等全球知名企业所使用的统一课件，可以满足实际工程开发的需求。不仅为您提供深入的理论知识和实战经验，还通过真实的应用案例，帮助您掌握FPGA技术在医疗、工业和消费电子等行业中的具体应用。FPGA技术以其高性能、低功耗和灵活部署的特点，正在全面提升各个行业的产业赋能，解决项目中的难点和挑战。无论您是希望提升系统性能、加快开发进程，还是解决实际项目中的难点，这次培训都将为您提供宝贵的技能和见解。
基于Nios-II实现流水灯
2301_79795551的博客
06-15 854
这让我感到非常兴奋和满足，因为我不仅实现了预期的功能，还学到了很多实用的知识和技能。在设计过程中，我需要考虑硬件和软件之间的协同工作、资源的合理分配以及性能的优化等方面的问题。Nios II包括三种产品：Nios II/f（快速）、Nios II/s（标准）和Nios II/e（经济），分别对应不同的性能需求和FPGA使用量。分配中断号：在”IRQ”标签栏下点选”Avalon_jtag_slave”和 IRQ 的连接点就会为”jtag_uart”核添加一个值为 0 的中断号。加入Apply 后，Run。
AXI Quad SPI IP核配置详解
u011565038的博客
06-11 1169
AXI Quad SPI IP核（Quad Serial Peripheral Interface）是一个提供串行接口连接SPI从设备的解决方案，它支持Standard（单线）、Dual（双线）、Quad（四线）模式，其中线数越多，传输速度越快。
野火FPGA跟练（四）——串口RS232、亚稳态
weixin_45926435的博客
06-09 982
介绍FPGA-RS232中完整的原理和实现内容，包括RS232简介、接口、亚稳态的定义、RS232发送模块和接收模块的框图、功能描述、时序波形图、波形图分析、RTL代码、TESTBENCH代码
华为FPGA工程师面试题
道亦无名
06-04 1113
FPGA工程师面试会涉及多个方面，包括基础知识、项目经验、编程能力、硬件调试和分析等。
基于System-Verilog的FPGA设计与仿真
最新发布
LLL_666_的博客
06-15 908
虽然Verilog HDL 在早期的数位电路设计中得到了广泛应用，但随着技术的发展和电路复杂度的增加，Verilog HDL 在某些方面已经显得有些不足以满足设计者和验证工程师的需求。SystemVerilog主要用于复杂的SoC（系统芯片）设计和验证，尤其是在需要高级验证技术和系统级建模的场景中。它引入了面向对象编程（OOP）的概念，如类、继承、封装和多态性，这使得设计和验证更加模块化和可重用。支持更高级的并发构造，如fork和join，以及disable语句，用于更精细的控制并发执行和同步。
FPGA - Verilog题目： 非整数倍数据位宽转换24to128
博客
06-15 528
实现数据位宽转换电路，实现24bit数据输入转换为128bit数据输出。其中，先到的数据应置于输出的高bit位。电路的接口如下图所示。valid_in用来指示数据输入data_in的有效性，valid_out用来指示数据输出data_out的有效性；clk是时钟信号；rst_n是异步复位信号。接口示意图接口时序示意图。
十大成长型思维：定位思维、商业思维、时间管理思维、学习成长思维、精力管理思维、逻辑表达思维、聚焦思维、金字塔原理、目标思维、反思思维
limengshi138392的博客
06-15 1074
十大成长型思维：定位思维、商业思维、时间管理思维、学习成长思维、精力管理思维、逻辑表达思维、聚焦思维、金字塔原理、目标思维、反思思维
Qt---pro文件的学习
weixin_51883798的博客
06-11 501
【代码】Qt---pro文件的学习。
【电子信息工程专业课】学习记录
共同进步！
06-12 325
- # **数字信号处理** * ## 离散时间信号与系统 + ### 周期延拓 一个连续时间信号经过理想采样后，其频谱将沿着频率轴以采样频率Ωs = 2π / T 为间隔而重复。 + ### 混频 各周期的延拓分量产生频谱交替的现象 + ### 奈奎斯特采样定理 fs > 2fh
怎么学习汇川Codesys PLC教程？
NAV3055的博客
06-12 329
各位好，我在B站和抖音上都有发布视频的，搜索我的名称“阿凡工控分享”即可。在CSDN上发表文章也是想把我的一点见解和经验分享出来，进一步的方便大家进行学习。
fpga verilog开发实战指南 pdf
06-22
《FPGA Verilog开发实战指南》PDF是一本很好的书籍，它详细介绍了FPGA开发的基础知识，包括Verilog语言的基础知识、数字电路的基础知识和FPGA的基础知识等。 这本书也给予开发人员很棒的建议，例如使用Verilog语言...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值