- 博客(7)
- 资源 (28)
- 收藏
- 关注
RSS订阅原创 FIFO IP的使用
FIFO的读写测试1 新建工程2 添加fifo IP核和ila IP核2.1 添加fifo IP核，并设置参数。2.2 添加ila核，并设置参数。3 新建源文件并编写源文件3.1 新建源文件v_fifo（顶层文件），编写源文件3.2 新建源文件fifo_wr(写模块)，编写源文件3.3 新建源文件fifo_rd(读模块)，编写源文件4 编写仿真文件5 结果5.1 仿真文件观察结果5.2 ila观察结果1 新建工程2 添加fifo IP核和ila IP核2.1 添加fifo IP核，并设置参数。**参
2021-05-29 21:15:50
2991
5
原创 FPGA IP核的生成和调用
1、新建ip核的工程，74x1381. 1、新建源程序，编写源程序module v_74x138( input g1, input g2a_l, input g2b_l, input [2:0] a, output [7:0] y_l ); reg [7:0] y_l=0; always @(g1 or g2a_l or g2b_l or a) begin if(g1 && ~g2a_l &
2021-05-22 17:15:28
4553
1
原创 FPGA常见问题解决方法
1、如何例化IP2、IP怎么调用///////////////// 调用 PLL IP ///////////////////// // 功能说明：程序中先用实例化 clk_wiz_0, 把单端 50Mhz 时钟信号输入到 clk_wiz_0 的 clk_in1，把clk_out4 的输出赋给 clk_out。 clk_wiz_0 clk_wiz_0_inst ( // clock in ports .clk_in1(sys_clk), /
2021-05-21 21:46:54
5780
原创 FPGA之锁相环（PLL）
FPGA之锁相环（PLL）IP核（PLL核）如何调用1、建立工程2、PLL核配置3、新建源文件，编写源文件4、新建约束文件，编写约束文件5、新建仿真文件，编写仿真文件6、下载程序实验结果IP核（PLL核）如何调用1、建立工程2、PLL核配置---------点击 Project Manager 界面下的 IP Catalog--------搜索clock -------双击clocking wizard，打开配置界面------默认这个 Clocking Wizard 的名字为 clk_wiz_0
2021-05-21 20:07:34
3421
4
原创 ZYNQ基本用法------DDR（2）
PS端对DDR进行读写（二）1 硬件环境搭建2 软件部分2.1 源代码2.2 仿真结果1 硬件环境搭建见ZYNQ基本用法------DDR（1）2 软件部分见ZYNQ基本用法------DDR（1）2.1 源代码//使用PS控制DDR3的读写/*C语言中%X的意思是以十六进制数形式输出整数，类似%x的输出格式还有：1.%c：单个字符2.%d：十进制整数3.%f ：十进制浮点数4.%o：八进制数5. %s ：字符串6.%u：无符号十进制数*//* Canonical d
2021-05-10 21:06:08
1620
原创 C语言之结构体（1）
#include <stdio.h>struct{ char *name; //姓名 int num; //学号 int age; //年龄 char group; //所在小组 float score; //成绩 } stu1;int main(){ //给结构体成员赋值 stu1.name = "Tom"; stu1.num = 12; stu1.age = 18; stu1.group = 'A'; stu1.s
2021-05-10 20:32:51
106
原创 ZYNQ基本用法------DDR（1）
PS端对DDR进行读写DDR原理硬件部分1、建立工程2、点击“Create Block Design”，创建一个 Block 设计，也就是图形化设计3、点击“Add IP”快捷图标，搜索ZYNQ，然后双击。4、双击 Block 图中的“processing_system7_0”，配置相关参数1、首先出现的界面是 ZYNQ 硬核的架构图，可以很清楚看到它的结构，可以参考 ug585 文档，里面有对 ZYNQ 的详细介绍。图中绿色部分是可配置模块，可以点击进入相应的编辑界面，当然也可以在左侧的窗口进入编辑。下面
2021-05-10 19:32:20
15521
10
利用Vivado的 FFT IP 核估计信号的幅度和频率
2022-10-01
FIR IP的滤波器系数重加载方法.zip
2022-01-05
SAR雷达成像MATLAB仿真.zip
2021-06-08
16点阵(终).zip
2020-06-11
MSK_signal.m
2020-06-01
bpsk_tiaozhi_jietiao.m
2020-05-25
模块化编程 _8X8点阵(显示心hc595实现).zip
2020-01-17
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人