ZYNQ
文章平均质量分 60
ZYNQ的基本使用
ML__LM
越努力,越幸运
展开
-
ZYNQ 常见问题解决方法
这里写目录标题问题描述解决方法问题描述SDK里面无法识别cos 、sqrt等函数,如图所示。解决方法1.没有添加需调用的头文件解决方案:添加对应的头文件。#include “math.h”2.没有添加库函数(比较容易被忽略的一个步骤)解决方案:点击工程文件,右键,选择Properties...原创 2021-04-23 14:21:00 · 4056 阅读 · 0 评论 -
ZYNQ如何固化程序(将程序下载到SD卡)
ZYNQ如何固化程序(将程序下载到SD卡)1 生成 FSBL2 创建 BOOT 文件2.1 等待。在创建BOOT文件时,一定要等fbsl文件生成好,才可以进行下一步2.2 选择 APP 工程,右键选择 Create Boot Image2.3 点击 Create Image 生成3 在生成的目录下可以找到 BOOT.bin 文件4 SD 卡启动测试4.1 格式化 SD 卡,只能格式化为 FAT32 格式,其他格式无法启动4.2 放入 BOOT.bin 文件,放在根目录4.3 SD 卡插入开发板的 SD原创 2021-09-15 21:48:10 · 1587 阅读 · 0 评论 -
vivado的SDK如何计算程序执行时间
vivado的SDK如何计算程序执行时间1 引用头文件2 具体实现1 引用头文件#include “xtime_l.h”2 具体实现XTime tEnd, tCur; // 结构体定义u32 tUsed; //开始记录XTime_GetTime(&tCur); /*待测试程序段*/for (i=0;i<1000;i++){ printf("hello world!\n");}//结束记录XTime_GetTime(&tEnd); // 时原创 2021-07-31 10:16:46 · 2094 阅读 · 0 评论 -
ZYNQ7010升级到ZYNQ7020的过程文件移植过程
ZYNQ7010升级到ZYNQ7020的过程文件移植过程1 修改步骤1 修改步骤1、打开工程,在Project Summary下面的Project Setting里点击所需的器件型号。2、在Vivado主菜单中选择Tools->Report->Report IP Status,并在Vivado界面下方查看IP Status。可以看到现在IP对应的器件还是7010。3、勾选所有IP,然后点击下方Upgrade Selected。4、等待IP core更新完成。更新完成后点击IP stat原创 2021-07-23 22:24:28 · 1474 阅读 · 1 评论 -
SDK开发注意事项
注意事项1、SDK软件开发中,不能将结构体定义在程序中间,必须在开始就对结构体进行定义。要不然会出现程序跑不动的现象。2、在ARM软件开发中,定义一个变量时,只能用#define,而不能用double等进行定义。定义之后,其他子函数不能再次定义该变量。如:“”“# 14 ARM端将所有的参数放在一个头文件时,报错”所示。...原创 2021-07-21 15:59:45 · 457 阅读 · 0 评论 -
如何将DDR的数据通过DMA传给PL
https://download.csdn.net/download/weixin_46136963/20367940原创 2021-07-20 20:46:09 · 866 阅读 · 0 评论 -
如何在top文件例化BD文件
如何例化BD文件12 创建top源文件,并修改1BD文件设计好后,点击 create HDL Wrapper ,会出现以下界面,design_1_wrapper的内容如下://Copyright 1986-2017 Xilinx, Inc. All Rights Reserved.//--------------------------------------------------------------------------------//Tool Version: Vivado v.2原创 2021-07-09 10:39:16 · 1325 阅读 · 0 评论 -
FPGA的ila数据如何通过MATLAB进行分析
这里写目录标题1 保存与读取ila数据1 保存与读取ila数据把想要观测的信号线加入在线逻辑分析仪中保存ila数据的TCL命令write_hw_ila_data E:/yourpath/name_ila.ila [upload_hw_ila_data hw_ila_1]需要注意的是,目录中不能有space,中文。name_ila为保存的文件名,需要带路径,注意是右斜“/”.hw_ila_1为你的ILA的名字,[ ]中为对应的ILA核。write_hw_ila_data E:/name_ila.i原创 2021-06-18 16:59:08 · 767 阅读 · 0 评论 -
AXI4(AXI-full)总线详细介绍
AXI4(AXI-full)总线详细介绍1.1 什么是AXI1.1.1 zynq的三种AXI总线1.1.2 AXI的三种接口1.1.3 AXI协议1.1.3.1 AXI握手协议1.1.3.2 突发式读写1.2 AXI管脚说明1.3 读写传输实现过程1.3.1 读传输实现过程1.3.2 写传输实现过程1.4 AXI的数据结构1.1 什么是AXI 总线、接口和协议,这三个词常常被联系在一起,但是我们要明白他们的区别。总线是一组传输通道,是各种逻辑器件构成的传输数据的通道,一般由数据线、地址线、控制线等原创 2021-06-17 22:16:48 · 35023 阅读 · 3 评论 -
AXI总线信号含义说明
AXI总线信号含义说明 // Global Clock Signal input wire S_AXI_ACLK, // Global Reset Signal. This Signal is Active LOW input wire S_AXI_ARESETN, // Write address (issued by master, acceped by Slave) input wire [C_S_AXI_ADDR_WIDTH-1 : 0] S_AXI_AWADDR,原创 2021-06-16 08:46:54 · 2368 阅读 · 0 评论 -
ZYNQ之SDK常见函数功能说明
ZYNQ之SDK常见函数功能说明1 Xil_In32( )1 Xil_In32( )Xil_In32( )来读取内存数据,每次读取 32bit。而内存地址是以字节(1 字节==8bit)为单位的,那么操作完成后地址应该累加 4。while( (1 ){ for(i=0; i<4096; i=i+4 ) { printf("%d is %d\n", ,i ,(int) Xil_In32(0x10000000+ i) ); }}...原创 2021-06-15 20:15:56 · 4890 阅读 · 0 评论 -
ZYNQ之SDK和PL端联合调试步骤和注意点
ZYNQ之SDK和PL端联合调试步骤和注意点1 调试步骤1.1 选择 Debug Configurations,采用 Debug 模式,点击 Debug1.2 打开 ILA,设置触发条件,然后点击运行1.3 回到 SDK 的 Debug 界面,不用设置断点,点击 Resume1.4 此时可以看到 ILA 已经触发,可以观察采集到的数据。2 注意点三级目录1 调试步骤1.1 选择 Debug Configurations,采用 Debug 模式,点击 Debug1.2 打开 ILA,设置触发条件,然原创 2021-06-15 17:43:42 · 3856 阅读 · 0 评论 -
ZYNQ DMA
ZYNQ之DMA LOOPBACK实验1 原理介绍1.1 AXI4(AXI-full)总线学习1.2 zynq ps端几种接口1.3 AXI DMA简介1.4 AXI DMA编程顺序1.5 实验目的2 实验步骤2.1 建立BD文件2.2 SDK文件3 结果分析3.1 实验条件3.2 实验结果3.3 实验结论1 原理介绍1.1 AXI4(AXI-full)总线学习zynq的三种总线(1)AXI-full(AXI4): 用于高性能的内存映射需求,说白了就是可以读写ddr,类似dma。(2)AXI原创 2021-06-08 21:31:07 · 5110 阅读 · 1 评论 -
ZYNQ常用IP的功能说明
AXI Interconnect:用于协议转换(AXI3<->AXI4)。原创 2021-06-08 15:13:36 · 2366 阅读 · 0 评论 -
ZYNQ基本用法------DDR(2)
PS端对DDR进行读写(二)1 硬件环境搭建2 软件部分2.1 源代码2.2 仿真结果1 硬件环境搭建见ZYNQ基本用法------DDR(1)2 软件部分见ZYNQ基本用法------DDR(1)2.1 源代码//使用PS控制DDR3的读写/*C语言中%X的意思是以十六进制数形式输出整数,类似%x的输出格式还有:1.%c:单个字符2.%d:十进制整数3.%f :十进制浮点数4.%o:八进制数5. %s :字符串6.%u:无符号十进制数*//* Canonical d原创 2021-05-10 21:06:08 · 1518 阅读 · 0 评论 -
ZYNQ基本用法------DDR(1)
PS端对DDR进行读写DDR原理硬件部分1、建立工程2、点击“Create Block Design”,创建一个 Block 设计,也就是图形化设计3、点击“Add IP”快捷图标,搜索ZYNQ,然后双击。4、双击 Block 图中的“processing_system7_0”,配置相关参数1、首先出现的界面是 ZYNQ 硬核的架构图,可以很清楚看到它的结构,可以参考 ug585 文档,里面有对 ZYNQ 的详细介绍。图中绿色部分是可配置模块,可以点击进入相应的编辑界面,当然也可以在左侧的窗口进入编辑。下面原创 2021-05-10 19:32:20 · 14781 阅读 · 10 评论