ZYNQ基本用法------DDR（1）

最新推荐文章于 2024-05-28 09:28:41 发布
最新推荐文章于 2024-05-28 09:28:41 发布
阅读量1.4w 收藏 120
点赞数 15
分类专栏： ZYNQ 文章标签： c++ 嵌入式
版权声明：本文为博主原创文章，遵循 CC 4.0 BY 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_46136963/article/details/116605107
版权

PS端对DDR进行读写（一）

0 DDR原理

DDR3的地址
// Canonical definitions for DDR MEMORY
#define XPAR_DDR_MEM_BASEADDR 0x00000000U
#define XPAR_DDR_MEM_HIGHADDR 0x3FFFFFFFU
等会我们要使用这个地址，对DDR3进行读写操作

读写操作函数
//从某个地址读数据
u8 Xil_In8(INTPTR Addr);
u16 Xil_In16(INTPTR Addr);
u32 Xil_In32(INTPTR Addr);

//向某个地址写数据。
void Xil_Out8(INTPTR Addr, u8 Value);
void Xil_Out16(INTPTR Addr, u16 Value);
void Xil_Out32(INTPTR Addr, u32 Value);

1 硬件部分

1.1、建立工程

create Project----------Next------工程命名为p_led，并选择文件保存路径
-----------Next
在这里插入图片描述
-----------Next-----------Next--------器件选择（按照直接的开发板信号进行选择）

-----------Next-----------finish

1.2、点击“Create Block Design”，创建一个 Block 设计，也就是图形化设计

在这里插入图片描述
“Design name”这里不做修改，保持默认“design_1”，这里可以根据需要修改，不过名字
要尽量简短，否则在 Windows 下编译会有问题。

1.3、点击“Add IP”快捷图标，搜索ZYNQ，然后双击。

在这里插入图片描述

1.4、双击 Block 图中的“processing_system7_0”，配置相关参数

1.4.1、首先出现的界面是 ZYNQ 硬核的架构图，可以很清楚看到它的结构，可以参考 ug585 文档，里面有对 ZYNQ 的详细介绍。图中绿色部分是可配置模块，可以点击进入相应的编辑界面，当然也可以在左侧的窗口进入编辑。下面对各个窗口的功能一一介绍。

在这里插入图片描述

1.4.2、PS 端外设配置

（1）从原理图中我们可以找到串口连接在 PS 的 MIO48-MIO49 上，所以在“Peripheral I/O Pins”选项中使能 UART1（MIO48 MIO49），PS 端 MIO 分为两个 Bank，Bank 0 ，也就是原理图中的 BANK500，电压选择“LVCMOS 3.3V”，Bank 1，也就是原理图中的 BANK501，电压选择“LVCOMS 1.8 V”。 如果不配置 Bank1 电平标准，可能导致串口无法接收

在这里插入图片描述
（2）配置 QSPI，QSPI 可以作为 ZYNQ 的启动存储设备，ZYNQ 可以通过读取 QSPI 中存储的启动文件加载 ARM 和 FPGA，从原理图得知，我们选择 Quad SPI Flash 为 Single SS 4bit IO
在这里插入图片描述

（3）配置以太网，在 PS 端设计有以太网接口，根据原理图选择 Ethernet 0 到 MIO16-MIO27。MDIO 为以太网 PHY 寄存器配置接口，选择 MDIO 并配置到 MIO52-MIO53

在这里插入图片描述
在这里插入图片描述
（4）配置 USB0 到 MIO28-MIO39
在这里插入图片描述
（5）除了 QSPI 启动 ZYNQ，还有 SD 卡模式启动 ZYNQ，选择 SD 0，配置到 MIO40-MIO45，选择
Card Detection MIO47，用于检测 SD 卡的插入。
在这里插入图片描述
（6）打开 GPIO MIO，PS 便可以控制剩余未分配的 MIO，用作 GPIO。在 GPIO MIO 中选择 MIO46 作为 USB PHY 的复位。
在这里插入图片描述
（7）外设配置结束。

1.4.3、MIO 配置

修改 Enet0 的电平标准为 HSTL 1.8V，Speed 为 fast，这些参数非常重要，如果不修改，网
络可能不通。其他部分保持默认。
在这里插入图片描述

1.4.4、时钟配置

在“Clock Configuration”选项卡中我们可以配置PS时钟输入时钟频率，这里默认是33.333333，和板子上一致，不用修改，CPU 频率默认 666.666666Mhz，这里也不修改。同时 PS 还可以给 PL 端提供 4 路时钟，频率可以配置，这里不需要，所以保持默认即可。还有 PS 端外设的时钟等也可以进行配置，这里保持默认。
在这里插入图片描述

1.4.5、DDR3 配置

在“DDR Configuration”选项卡中可以配置 PS 端 ddr 的参数，AX7010 配置 DDR3 型号为
“MT41J128M16 HA-125”， 这里 ddr3型号并不是板子上的 ddr3 型号，而是参数最接近的型号 。Effective DRAM Bus Width”，选择“32 Bit”
在这里插入图片描述
其他部分保持默认，点击 OK。至此 ZYNQ 核的配置结束。

1.5、点击“Run Block Automation”，vivado 软件会自动完成一些导出端口的工作.

1.6、按照默认点击“OK”.

点击“OK”以后我们可以看到 PS 端导出一些管脚，包括 DDR 还有 FIXED_IO，DDR 是 DDR3的接口信号，FIXED_IO 为 PS 端固定的一些接口，比如输入时钟，PS 端复位信号，MIO 等。

1.7、连接 FCLK_CLK0 到 M_AXI_GP0_ACLK，按 Ctrl+S 保存设计

在这里插入图片描述

1.8、选择 Block 设计，右键“Create HDL Wrapper…”,创建一个 Verilog 或 VHDL 文件，为 block design生成 HDL 顶层文件。

在这里插入图片描述
保持默认选项，点击“OK”
在这里插入图片描述
展开设计可以看到 PS 被当成一个普通 IP 来使用。

1.9、选择 block 设计，右键“Generate Output Products”，此步骤会生成 block 的输出文件，包括IP，例化模板，RTL 源文件，XDC 约束，第三方综合源文件等等。供后续操作使用。

在这里插入图片描述
点击“Generate”

1.10、在菜单栏“File -> Export -> Export Hardware…”导出硬件信息，这里就包含了 PS 端的配置信息。

1.11、在弹出的对话框中点击“OK”，因为实验仅仅是使用了 PS 的串口，不需要 PL 参与，这里就没有使能“Include bitstream”

2 软件部分

2.1、点击 Vivado 菜单“File -> Launch SDK”，启动 SDK

2.2、在 SDK 的菜单“New -> Application Project”，建立一个 APP 工程。“Project name”填写“hello”，其他默认，点击“Next”

在这里插入图片描述

2.3、 模板选择“Hello World”，点击“Finish”

在这里插入图片描述

2.4、在hello world模板编写代码

在这里插入图片描述

//使用PS控制DDR3的读写


/*

 Canonical definitions for DDR MEMORY
#define XPAR_DDR_MEM_BASEADDR 0x00000000U
#define XPAR_DDR_MEM_HIGHADDR 0x3FFFFFFFU


//从某个地址读数据
u8 Xil_In8(INTPTR Addr);
u16 Xil_In16(INTPTR Addr);
u32 Xil_In32(INTPTR Addr);

//向某个地址写数据。
void Xil_Out8(INTPTR Addr, u8 Value);
void Xil_Out16(INTPTR Addr, u16 Value);
void Xil_Out32(INTPTR Addr, u32 Value);

 */

 #include "stdio.h"
 #include "platform.h"
 #include "xparameters.h"
 #include "xparameters_ps.h"
 #include "xil_printf.h"
 #include "xil_io.h"
 #define DDR_BASEARDDR      XPAR_DDR_MEM_BASEADDR + 0x10000000

int main()
{
    init_platform();

    int i;
    int value;



    // 写数据
    for(i=0; i<32; i++)
    {
        //Xil_Out32(DDR_BASEARDDR+i*4,0xFF);//向某个地址写数据。
        Xil_Out32(DDR_BASEARDDR+i*4,i);//向某个地址写数据。
        // 第一个参数：写入数据的地址     第一个参数：待写入的数据
    }

    // 读数据
    for(i=0; i<32; i++)
    {
    	value = Xil_In32(DDR_BASEARDDR+i*4);//从某个地址读数据
        // 第一个参数：写入数据的地址
        printf("the address at  %x data is : %x \n\r" ,DDR_BASEARDDR+i*4, value);
    }

    printf("finish write and read!\n");

    cleanup_platform();
    return 0;
}

在这里插入图片描述

2.5、上电。并连接 JTAG 线到开发板、UART 的 USB 线到 PC

2.6、使用 PuTTY 软件做为串口终端调试工具，PuTTY 是一个免安装的小软件。选择serial—选择串口号----speed

在这里插入图片描述

2.7、 选择“hello”，右键，可以看到很多选项，本实验要用到这里的“Run as”，就是把程序运行起来，“Run as”里又有很对选项，选择第一个“Launch on Hardware (System Debuger) ”，使用系统调试，直接运行程序。

2.8 结果

在这里插入图片描述

ML__LM
关注
  • 15
    点赞
  • 踩
  • 120
    收藏
    觉得还不错? 一键收藏
  • 10
    评论
专栏目录
FPGA + 图像处理（一）三种向zynq中DDR内导入图像数据的方法
EfunStudy的博客
09-01 2207
介绍了三种比较基础的将数据存入ddr的方法，也不一定是图像数据，其他的数据也都可以按照这些方法导入ddr内，对于图像数据，通过sdk直接存入ddr内和通过sd卡读取还是比较便捷的，通过将数据初始化到rom内的方法限制较大，在导入图像数据后，因为三种方法的数据格式不同，要注意数据的使用方法。
ZYNQ裸板：DDR篇
快跑Bug来啦！
02-09 6667
前言   DDR是zynq的内存又可以叫做主存。是CPU能直接寻址的存储空间，没有DDR的话，运行内存只有很小的内部RAM，软件大小受限，也几乎没法跑操作系统。作为下一篇AXIDMA的基础知识提前做个准备，内容很简单这里就简单做一个读写测试，也可以当做验证下DDR是否都可以正常访问   还是找到我们的老朋友"xparameters_ps.h"可以看到如下代码：   这就是DDR的基址和偏移了也就是说1GB的内存，   关于DDR的详细描述在芯片手册第十章10.6部分有详细的DDR编程介绍，但是呢按照现在
DDR内存原理解析（非常详细）零基础入门到精通，收藏这一篇就够了
最新发布
leah126的博客
05-28 4619
DDRDDR4 和 DDR5 比较(源自 Rambus)1.1 速率的提升。
Zynq PL DDR4读写测试工程
李家小院
01-09 2270
基于XCZU21DR-2FFVD1156E开发，本文介绍对PLDDR4的读写操作，代码全部经过上板测试。
zynq系列器件使用vivado配置国产内存
FPGAer_QQ742875810的博客
07-03 1731
以MT41K512M8-125器件为例，介绍镁光公司器件命名的含义。MT41K为固定前缀，512M8代表512M*8bit存储容量（深度乘以宽度），-125代表速度等级，其tCK参数1.25ns，CL为11ns。本次选用SCB13H8G162BF-13KI器件，其容量是64M words x 16 bits x 8 banks=8Gb。从其命名规则可以看出，最后-13K代表CL-tRCD-tRP=11-11-11。镁光-125，ddr时钟频率是1600M；同时，ddr不同的速度等级对应不同的ddr频率。
ZYNQ详细设计之VIVADO相关操作
weixin_50835177的博客
04-01 4246
这些外设主要包括 USB 总线接口，以太网接口（ENET），SDI/SDO 接口，I2C 总线接口，CAN 总线接口，UART 接口，GPIO 等。其中BOOT.BIN是由3部分组成的(boot.elf, .bit, fsbl.elf)，boot.elf这个是由交叉编译环境产生的，相当于ssbl，.bit文件是PL使用文件，fsbl.elf这个是fsbl。PS开发有两种方式：即传统的arm的方式和xilinx方法(这个是生成一个elf文件，这个elf文件包括了硬件配置信息(xmp)和裸跑程序(c文件))。
PYNQ2之ZYNQ的PS读写DDR
weixin_39813867的博客
10-29 6134
1、前期准备        和前面的不一样这里需要用到DDR，所以需要在PS中正确配置DDR，这也是看别人zedboard板卡教程自己却一直实行不了的原因。 问题一：串口打印问题        首先是串口驱动问题，网上下载驱动，安装一直提示未正确安装驱动，设备工作不正常。       解决方法：板卡接上电脑，开机，然后联网，打开360驱动大师，然后会出现一个未安装驱动的USB设备，然后点击...
zynq7000学习(1)——vivado环境下PL配置
weixin_41548983的博客
04-28 1995
PL部分 一、新建工程： 现开发板型号为xc7z100ffg900-2 选择芯片（选择芯片7100的话，就输入xc7z100 后面的-1和-2是速度等级），更改项目名为system。 Create Block Design（创建模块化的设计）——>设置设计名称为system。 这时会出现design窗口和source窗口、画布窗口，source中出现.bd后缀的文件system.bd，这个就是我们创建的block design(bd缩写)。 在画布点击“＋”，选择查找...
ZYNQ DDR读写
qq_37041791的博客
08-26 2621
​ 使用Xilinx SDK对Zynq的PCIE，SRIO等高速接口进行调试的过程中，经常会涉及到DMA对DDR数据的读写，此时就会引入会引入cache一致性问题 ​
ZYNQ-UG585中英文文档
07-11
2. **可编程逻辑（Programmable Logic, PL）**：掌握如何使用Vivado工具进行FPGA编程，理解逻辑单元（LUTs）、查找表（Look-up Tables）、数字信号处理模块（DSP Slices）等资源的使用方法。 3. **I/O接口**：学习...
ug585-Zynq-7000-TRM
06-09
这份手册是v1.12.2版本，发布日期为2018年7月1日，是开发者理解和使用Zynq-7000 SoC的重要参考资料。 Zynq-7000 SoC是一款高度集成的片上系统，集成了可编程逻辑（PL）和应用处理器（APU）两大部分，结合了高性能的...
Zynq-7000 All Programmable SoC: Embedded Design Tutorial
05-30
通过《Zynq-7000 All Programmable SoC: Embedded Design Tutorial》，开发者不仅可以掌握Zynq-7000 SoC的基本概念和特性，还能深入了解Petalinux的使用方法，以及如何利用C-project进行应用开发。教程中的ug1165-...
ug585-Zynq-7000-TRM,zynq著名手册文档ug585;官网如果太慢，可以这里下载
06-17
《Zynq-7000 All Programmable SoC 技术参考手册 UG585》是Xilinx公司为Zynq-7000系列应用处理器系统（AP SoC）提供的重要技术文档，旨在帮助设计者深入了解该平台的功能、架构以及实现方法。Zynq-7020作为Zynq-7000...
【ZYNQ-嵌入式】zynq学习笔记（二）—— GIPO的硬件配置和软件配置
GalaxyerKw的博客
08-31 2066
zynq-嵌入式——GPIO硬件配置+软件代码
并行IO接口设计（计算机组成原理与接口技术实验）
qq_62434736的博客
06-26 597
3) 点击BTND 按键时，计算机读入一组16 位独立开关状态作为一个二进制数据，并将该数据表示的无符号十进制数各位数字对应的字符0~9 显示到低5 位七段数码管上（高3 位七段数码管不显示）。2) 点击BTNU 按键时，计算机读入一组16 位独立开关状态作为一个二进制数据，并将该16 进制数据各位数字对应的字符0~F 显示到低4 位七段数码管上（高4 位七段数码管不显示）。嵌入式计算机系统将独立按键以及独立开关作为输入设备，七段数码管作为输出设备。
从零开始，搭建zynq-7000的PS硬件平台--DDR3接口集成与配置
08-10 5865
http://blog.csdn.net/morewd，我在csdn上建的blog，希望把在xilinx zynq上移植android的过程记录下来，欢迎大家讨论>   操作环境：ubuntu10.04lts X64_64bit，PlanAhead/XPS14.1 参考资料：ZedBoard_HW_UG_v1_1， ZedBoard原理图， Zynq-700 EPP CTT MT41K
ZYNQ PL操作DDR内存读写测试
wangjie36的博客
09-13 8756
一，用户FPGA逻辑接口和搭建FPGA工程 AXI4 从接口块：AXI4 从站接口将 AXI4 事务映射到 UI，以向内存控制器提供行业标准总线协议接口。 用户界面块：UI 块向用户提供 FPGA 逻辑块。它通过呈现平面地址空间和缓冲读写数据来提供对本机接口的简单替代。 内存控制器和本机接口：内存控制器（MC）的前端显示 UI 块的本机接口。本地接口允许用户设计提交存储器读写请求，并提供将数据从用户设计移动到外部存储器件的机制，反之亦然。内存控制器的后端连接到物理接口，并处理该模块的所有接口要求。 ..
基于nexys4开发板的超声波测距设计
yetzirah的博客
07-04 2199
基于nexys4开发板的超声波测距项目设计基本实验要求实现功能and拓展功能实验环境超声波模块HC-SR04原理硬件平台搭建软件部分设计所遇问题及解决方案这部分该叫个什么？尾声？！ 基本实验要求 1.控制超声波发送和接收传感器 2.通过数码管实时显示障碍物距离 3.低于或高于门限距离LED显示蓝、红色，正常距离范围内显示绿色 4.门限距离可自由设定 5.在此基础上进行创新 实现功能and拓展功能 1.数码管适时显示到障碍物距离； 2.打开sw0开关后，RGB LED使能启动，此时低于门限显示蓝色、高于门限
AXI4（AXI-full）总线详细介绍
热门推荐
梦 醉了谁的博客
06-17 3万+
AXI4（AXI-full）总线详细介绍1.1 什么是AXI1.1.1 zynq的三种AXI总线1.1.2 AXI的三种接口1.1.3 AXI协议1.1.3.1 AXI握手协议1.1.3.2 突发式读写1.2 AXI管脚说明1.3 读写传输实现过程1.3.1 读传输实现过程1.3.2 写传输实现过程1.4 AXI的数据结构 1.1 什么是AXI    总线、接口和协议，这三个词常常被联系在一起，但是我们要明白他们的区别。总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由数据线、地址线、控制线等
ug585-zynq-7000-trm
06-22
### 回答1： UG585-Zynq-7000-TRM是一份关于Xilinx Zynq-7000 SoC处理器的技术参考手册。Zynq-7000 SoC处理器是一款配备ARM Cortex-A9双核处理器和Xilinx可编程逻辑部分（PL）的可扩展平台，旨在为嵌入式系统开发者提供卓越的灵活性和可编程性。 TRM代表Technical Reference Manual（技术参考手册），其中包含了该处理器的体系结构和功能特性的详细描述，包括处理器内部的各种模块、外设、总线结构等等。该手册的主要目的是为开发者提供全面的指导和支持，从而加速其系统设计和开发应用，减少错误和风险。 UG585-Zynq-7000-TRM手册的内容包括Zynq-7000的基本特征、处理器硬件和软件架构、可编程逻辑PL和PS之间的通信、外设接口和寄存器映射、中断控制等内容。开发者可以根据手册中的详细说明，了解Zynq-7000的构成和功能，从而基于此设计和实现自己的应用。 总之，UG585-Zynq-7000-TRM手册是一份非常重要的技术参考资料，为开发者提供全面的指导和支持，促进了Zynq-7000处理器的应用和拓展，也为未来的嵌入式系统设计提供了参考和借鉴。 ### 回答2： UG585是Xilinx公司发布的Zynq-7000系列技术手册，全称为“Zynq-7000 All Programmable SoC Technical Reference Manual”。Zynq-7000系列是Xilinx公司推出的一款功能强大的FPGA芯片，集成了双核ARM Cortex-A9处理器和可编程逻辑资源，支持高性能中间件、操作系统和外围设备的支持。该手册详细介绍了Zynq-7000系列SoC的架构、功能、性能、测试和验证、软件和硬件开发等方面的知识。他对于学习、使用和开发Zynq-7000 SoC具有非常重要的意义，使得开发人员能够深入了解这个芯片的细节，掌握它的特性和功能，以便更加高效地使用它进行开发。如果你想要学习和使用Zynq-7000 SoC，UG585是一个非常重要的参考文献，值得认真阅读和研究。
评论 10
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值