AD9371，ADRV9009多路同步模块设计

Overview
一些系统可能需要结合多个设备的更复杂的配置。 在试图为每个设备的每个通道协调数据而同时操作多个AD9371设备时，对于独立运行且没有任何用于对齐数据时序的机制的设备而言，这是不切实际的。 要实现此类配置，需要将数据同步到多个设备中或从多个设备中同步出去。

AD9371包含用于同步基带采样和数据时钟所需的外部控制输入和内部电路，从而允许系统设计并行使用多个器件，并具有与单个器件相同的性能。

不幸的是，AD9371不包含内部RF同步。 没有一些外部帮助，将无法同步内部RF本机振荡器。 幸运的是，这在当今的FPGA系统中是微不足道的，将在下面进行探讨。 也将探讨使用外部LO的替代选择。

AD9371 Multi-Chip Sync(MCS)

该图显示了AD9371的简化框图。该器件在基带PLL块中利用分数N合成器为给定系统生成所需的采样率。该合成器从为参考时钟输入指定的频率范围内的任何参考时钟生成ADC采样时钟，DAC采样时钟和基带数字时钟。
对于需要两个以上输入或两个输出通道的MIMO系统，需要多个AD9371器件和一个公共基准振荡器。 AD9371具有接收外部基准时钟并使用简单的控制逻辑使其与其他器件同步操作的能力。在上面的简化框图中忽略了这个细节。
每个AD9371都包括自己的基带PLL，该基带PLL从参考时钟输入生成采样和数据时钟，因此需要额外的控制机制来同步多个器件。需要逻辑SYNC_IN脉冲输入，以将每个设备的数据时钟与一个公共基准对齐。快速浏览原理图的原理图可了解如何完成此操作。

Internal LOs + FPGA
在本部分中，我们假设您已经阅读并理解了“ IQ旋转和校正”部分的数学部分，并且在此我们将重点放在事物的实际方面。

我们可以使用它来找到两个差分接收器（A和B）中的相位差。

由于我们的最小开关矩阵不包含发射器（这将具有其自身的相位误差），因此我们需要进行多步测量，并使用任一发射器的公共参考:

简单的代数重排，提供相位测量的简单差异。

发送器是相同的-通过使用公共接收器，比较两个发送路径非常容易。

通过以上计算过程，即可获取到多片之间的相位差，该设计相对复杂，硬件上和软件上都需要操作，还需要用到IQ相位旋转测量的方式获取到相位。

其中，相位测量原理以及IQ旋转法，如下链接所示：
https://wiki.analog.com/resources/eval/user-guides/ad-fmcomms2-ebz/iq_rotation

而ADRV9009不需要专门的电路即可实现多片同步功能：
ADRV9009 Multi-Chip Sync(MCS)
对于ADRV9009来讲，其芯片内部就具有多片同步的功能，包括数字同步和模拟端PLL同步，这个是由于他参考了REF_CLK_IN信号，讲这个信号和多片同步信号作处理，得到相位同步信号后进行锁相环的调节，不需要额外的射频电路来实现多路同步的功能。

其中，时钟分配图如下：

从下图可以看到，当传输一定量数据后，不同的芯片之间相位可以最终达到一个同步的状态，不需要额外的电路参与

以上文章为千有科技专有，未经允许，不允许转发或者用于商用，否则将追责。