2021.1.22ROM IP核（二）调用与仿真

最新推荐文章于 2023-05-06 00:33:44 发布
最新推荐文章于 2023-05-06 00:33:44 发布
阅读量556 收藏 1
点赞数
分类专栏： FPGA学习 文章标签： 嵌入式 fpga 编程语言
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_48564372/article/details/113806174
版权

一、验证
如何验证ROM IP核是否正常工作，首先满足两个要求。
第一：每个地址都对应一个数据
第二：能够根据clk产生随机数据地址，同时能够将对应地址中的内容提取出来

1、实验目标
（1）以生成的mif文件为例子，从地址0——255将其每个地址中间的内容读取出来，并将读取的数据在数码管上显示出来，将每个数据显示的时间定为200ms。再将数据与我们的mif文件进行对比观察数据的正确性
（2）验证随机变量的正确性，引入两个变量即两个按键k1、k2，当k1按下的时候给rom提供一个随机但是有效的地址A1，然后将A1存储的数据读取出来显示在数码管上。k2也是同理，产生一个随机数地址A2，并将A2地址对应的数据提取出来，将其显示在数码管上面。比如按下按键k1，产生随机地址A1之后，以A1为起始地址，255为最后的地址，将数据依次显示结束之后再从地址0开始进行循环

二、实现
1、框图
在这里插入图片描述

动态显示模块
在这里插入图片描述

rom控制模块
在这里插入图片描述

rom ip核模块
在这里插入图片描述

按键消抖模块
在这里插入图片描述

根据之前的学习，我们现在已经生成了按键消抖模块，动态显示模块、rom ip核模块。现在只差rom控制模块，以及功能的顶层模块

2、rom控制模块波形
(1)
在这里插入图片描述

使得每个地址对应一个数据，将数据在数码管上面显示出来，每个数据显示的时间为200ms，所以在每个200ms的周期内显示你每个数据，此时的两个按键都没有按下。

（2）
在这里插入图片描述

这个状态是按键1按下的时候，当按键1按下的时候，地址跳转到地址99，并将地址99中的数据显示在数码管上，当按键1再次按下的时候，地址会不断的自动加1，并将地址中的数据显示在数码管上面

（3）
在这里插入图片描述

这个状态是按键1按下的时候，当按键2按下的时候，地址跳转到地址199，并将地址199中的数据显示在数码管上，当按键2再次按下的时候，地址会不断的自动加1，并将地址中的数据显示在数码管上面

（4）
在这里插入图片描述

这种状态是显示按键1按下，数码管显示地址99中的数据，当下一时刻按下按键2，则数据会跳转到地址199所对应的数据上面。再次按下按键2的时候，数码管显示的数据会从地址199上面依次加1。同样还有第五种情况，可以根据状态4进行修改

3、程序
在这里插入图片描述

在rom中我们用到的模块，在之前都已经存在，只有rom_ctrl没有，在这里只单独写出其程序以及测试程序
（1）rom_ctrl程序

module  rom_ctrl
#(
    parameter   CNT_MAX =   9_999_999  //0.2s计数器最大值
)
(
    input   wire        sys_clk     ,   //系统时钟，频率50MHz
    input   wire        sys_rst_n   ,   //复位信号，低有效
    input   wire        key1  ,   //按键1消抖后有效信号
    input   wire        key2  ,   //按键2消抖后有效信号

    output  reg [7:0]   addr            //输出读ROM地址

);

//********************************************************************//
//****************** Parameter and Internal Signal *******************//
//********************************************************************//


//reg   define
reg             key1_en      ;   //特定地址1标志信号
reg             key2_en      ;   //特定地址2标志信号
reg     [23:0]  cnt_200ms       ;   //0.2s计数器

//********************************************************************//
//***************************** Main Code ****************************//
//********************************************************************//

//0.2s循环计数
always@(posedge sys_clk or  negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        cnt_200ms    <=  24'd0;
    else    if(cnt_200ms == CNT_MAX || key1_en == 1'b1 || key2_en == 1'b1)
        cnt_200ms   <=  24'd0;
    else
        cnt_200ms   <=  cnt_200ms + 1'b1;


//产生特定地址1标志信号
always@(posedge sys_clk or  negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        key1_en   <=  1'b0;
    else    if(key2== 1'b1)
        key1_en  <=  1'b0;
    else    if(key1== 1'b1)
        key1_en   <=  ~key1_en;

//产生特定地址2标志信号
always@(posedge sys_clk or  negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        key2_en   <=  1'b0;
    else    if(key1== 1'b1)
        key2_en  <=  1'b0;
    else    if(key2== 1'b1)
        key2_en   <=  ~key2_en;


//让地址从0~255循环，其中两个按键控制两个特定地址的跳转
always@(posedge sys_clk or  negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        addr    <=  8'd0;
    else    if(addr == 8'd255 && cnt_200ms == CNT_MAX)
        addr    <=  8'd0;
    else    if(key1_en == 1'b1)
        addr    <=  8'd99;
    else    if(key2_en == 1'b1)
        addr    <=  8'd199;
    else    if(cnt_200ms == CNT_MAX)
        addr    <=  addr + 1'b1;

endmodule

(2)tb_rom_ctrl测试模块

`timescale 1ns/1ns
module tb_rom_ctrl ();

reg     sys_clk;
reg     sys_rst_n;
reg     key1;
reg     key2;

wire    [7:0] addr;
initial
    begin
        sys_clk = 1'b1;
        sys_rst_n <= 1'b0;
        key1      <= 1'b0;
        key2      <= 1'b0;
        #30
        sys_rst_n <= 1'b1;
        #700_000
//仿真设置的为99，即100个时钟周期，每个时钟周期为20ns，总共100*20=2000ns，
//表示仿真过程中每个数据显示的时间为2000ns，在rom ip核中共有256个数据，2000*256=51200，即延时时间不能小于这个数
//key1
        key1 <= 1'b1;
        #20
        key1 <= 1'b0;
        #20000
        key1 <= 1'b1;
        #20
        key1 <= 1'b0;
        #60000
//key2
        key2 <= 1'b1;
        #20
        key2 <= 1'b0;
        #20000
        key2 <= 1'b1;
        #20
        key2 <= 1'b0;
        #60000
//按下key1一次，按下key2两次
        key1 <= 1'b1;
        #20
        key1 <= 1'b0;
        #20000
        key2 <= 1'b1;
        #20
        key2 <= 1'b0;
        #20000
        key2 <= 1'b1;
        #20
        key2 <= 1'b0;
    end
always #10 sys_clk = ~sys_clk;


rom_ctrl
#(
    .CNT_MAX (24'd99)  //0.2s计数器最大值
)
rom_ctrl_inst
(
    .sys_clk    (sys_clk),   //系统时钟，频率50MHz
    .sys_rst_n  (sys_rst_n),   //复位信号，低有效
    .key1       (key1)   ,   //按键1消抖后有效信号
    .key2       (key2 )   ,   //按键2消抖后有效信号

    .addr       (addr)    //输出读ROM地址

);
endmodule

（3）总模块

module rom
(
    input wire  sys_clk,
    input wire  sys_rst_n,
    input wire  key1,
    input wire  key2,
    
    output wire stcp,
    output wire shcp,
    output wire ds,
    output wire oe

);

wire key1_flag;
wire key2_flag;
wire [7:0]  addr;
wire [7:0]  data;

key_filter
#(
    .CNT_MAX (20'd999999)
)
key_filter_inst1
(
    .sys_clk   (sys_clk) ,
    .sys_rst_n (sys_rst_n) ,
    .key_in    (key1) ,

    .key_flag  (key1_flag)

);


key_filter
#(
    .CNT_MAX (20'd999999)
)
key_filter_inst2
(
    .sys_clk   (sys_clk) ,
    .sys_rst_n (sys_rst_n) ,
    .key_in    (key2) ,

    .key_flag  (key2_flag)

);

rom_ctrl
#(
    .CNT_MAX (24'd9999999)  //0.2s计数器最大值
)
rom_ctrl_inst
(
    .sys_clk      (sys_clk)  ,   //系统时钟，频率50MHz
    .sys_rst_n    (sys_rst_n)  ,   //复位信号，低有效
    .key1         (key1_flag)  ,   //按键1消抖后有效信号
    .key2         (key2_flag)  ,   //按键2消抖后有效信号
 
    .addr         (addr)   //输出读ROM地址

);

rom_8_256	rom_8_256_inst 
(
.address    ( addr ),
.clock      ( sys_clk ),
.q          ( data )
);

seg_595_dynamic seg_595_dynamic_inst
(
    .  sys_clk   (sys_clk) ,
    .  sys_rst_n (sys_rst_n) ,
    .  data      ({12'b0,data} ) ,//因为在动态显示模块里面的data是20位宽，而data是8位宽
    .  point     (6'b000_000) ,
    .  seg_en    (1'b1) ,
    .  sign      (1'b0) ,

    .  ds        (ds) , 
    .  shcp      (shcp) , 
    .  stcp       (stcp) , 
    .  oe        (oe)
    
 ); 

endmodule

（4）总测试模块

`timescale  1ns/1ns
module  tb_rom();

//wire  define
wire    stcp;
wire    shcp;
wire    ds  ;
wire    oe  ;

//reg   define
reg         sys_clk     ;
reg         sys_rst_n   ;
reg         key1         ;
reg         key2         ;
//********************************************************************//
//***************************** Main Code ****************************//
//********************************************************************//

//对sys_clk,sys_rst赋初值，并模拟按键抖动
initial
    begin
            sys_clk     =   1'b1 ;
            sys_rst_n   <=  1'b0 ;
            key1         <=  1'b1;
            key2         <=  1'b1;
    #200    sys_rst_n   <=  1'b1 ;
//按下按键key1
    #700000     key1      <=  1'b0;//按下按键
    #20         key1      <=  1'b1;//模拟前抖动
    #20         key1      <=  1'b0;//模拟前抖动
    #20         key1      <=  1'b1;//模拟前抖动
    #20         key1      <=  1'b0;//模拟按下按键
    #200        key1      <=  1'b1;//松开按键
    #20         key1      <=  1'b0;//模拟后抖动
    #20         key1      <=  1'b1;//模拟后抖动
    #20         key1      <=  1'b0;//模拟后抖动
    #20         key1      <=  1'b1;//模拟后抖动
//按下按键key2
    #20000      key2      <=  1'b0;//按下按键
    #20         key2      <=  1'b1;//模拟抖动
    #20         key2      <=  1'b0;//模拟抖动
    #20         key2      <=  1'b1;//模拟抖动
    #20         key2      <=  1'b0;//模拟抖动
    #200        key2      <=  1'b1;//松开按键
    #20         key2      <=  1'b0;//模拟抖动
    #20         key2      <=  1'b1;//模拟抖动
    #20         key2      <=  1'b0;//模拟抖动
    #20         key2      <=  1'b1;//模拟抖动
//按下按键key2
    #20000      key2      <=  1'b0;//按下按键
    #20         key2      <=  1'b1;//模拟抖动
    #20         key2      <=  1'b0;//模拟抖动
    #20         key2      <=  1'b1;//模拟抖动
    #20         key2      <=  1'b0;//模拟抖动
    #200        key2      <=  1'b1;//松开按键
    #20         key2      <=  1'b0;//模拟抖动
    #20         key2      <=  1'b1;//模拟抖动
    #20         key2      <=  1'b0;//模拟抖动
    #20         key2      <=  1'b1;//模拟抖动

    end
    
//sys_clk:模拟系统时钟，每10ns电平取反一次，周期为20ns，频率为50Mhz
always  #10 sys_clk =   ~sys_clk;

//重新定义参数值，缩短仿真时间仿真
/* defparam    rom_inst.key1_filter_inst.CNT_MAX   =   5 ;
defparam    rom_inst.key2_filter_inst.CNT_MAX   =   5 ;
defparam    rom_inst.rom_ctrl_inst.CNT_MAX      =   99; */

//********************************************************************//
//*************************** Instantiation **************************//
//********************************************************************//

//---------------rom_inst--------------
rom rom_inst
(
    .sys_clk     (sys_clk   ),   //系统时钟，频率50MHz
    .sys_rst_n   (sys_rst_n ),   //复位信号，低电平有效
    .key1         (key1       ),   //输入按键信号
    .key2           (key2),

    .stcp        (stcp      ), //输出数据存储寄时钟
    .shcp        (shcp      ), //移位寄存器的时钟输入
    .ds          (ds        ), //串行数据输入
    .oe          (oe        )  //输出使能信号

);

endmodule
guo-1228
关注
专栏目录
【FPGA教程案例17】通过乘法器和ROM开发y=k*exp(x/2000)形式的数学公式
FPGA/MATLAB学习教程/源码/项目合作开发
07-10 1507
本课程，其基本原理和课程16相似，我们直接介绍其实现过程。其数学表达式可以表示为： 从该公式可以看到，该公式可以分为一个乘法器，以及exp(x/2000)的计算。其中exp(x/2000)的计算，通过基于ROM查找表...
【FPGA教程案例18】通过ROM开发低延迟开根号计算
FPGA/MATLAB学习教程/源码/项目合作开发
07-12 1617
本课程，其基本原理和课程16相似，我们直接介绍其实现过程。其数学表达式可以表示为： 从该公式可以看到，该公式的x，可以作为ROM核的地址输入信息，sqrt(x)则作为ROM的输出作为计算结果。2.1 基于ROM查找表的sq...
使用matlab和ISE 创建并仿真ROM IP核
二颖的博客
11-05 943
转自：http://www.cnblogs.com/happyamyhope/p/5498745.html 文章主要内容： 1.使用Xilinx创建单口ROM； 2.如何使用.coe文件初始化ROM； 3.使用modelsim仿真单口ROM。
modelsim 仿真 altera IP核（ROM,RAM实例）
qq1987924的专栏
12-11 1万+
转自：http://blog.sina.com.cn/s/blog_3f8b06cc01015gqn.html  一、Quartus2中内嵌的Simulator与ModelSim仿真的差异？ Quartus2中内嵌的Simulator也可以进行仿真，它可以分为两种模式，Functional与Timing。但是这里的Functional是基于门级网表的功能仿真，并不是HDL级的功能仿真。
h5py用法
zhouwenyuan1015的博客
12-23 3150
转发：https://blog.csdn.net/qq_34859482/article/details/80115237 h5py 文件介绍 一个h5py文件是 “dataset” 和 “group” 二合一的容器。 1. dataset : 类似数组组织的数据的集合，像 numpy 数组一样工作 2. group : 包含了其它 dataset 和 其它 group ，像字典一样工作 看下图： 通过上图，我们可以知道 h5py 文件就像是文件夹一样，里面很放文件还有文件夹，主文件夹以 ‘
Modulsim 仿真 ROM ip核，读不出数据的问题总结
Ho_sine的博客
04-12 784
项目中用到ROM的IP核，调用后用Modulsim仿真，一直读不出ROM的数据，非常纳闷，在网上找了好多解决方案，在此总结一下。
Vivado ROM IP核的使用
luoai_2666的博客
05-08 2888
配置IP核 选择IP核：Block Memory Generator basic 选择Single Port ROM 设置ROM的宽度和深度 要与初始化.coe文件一致 4.Load Init File 初始化文件.coe 使用matlab生成.coe文件 n = 8;%量化位数 f = 5e4; %信号频率Hz fs = 25600000; %采样频率Hz N = 10; %本次共采样点数 t = (0:N-1)/fs; %采样时间s x = sin(2*pi*f*t); %信号采
【2021-09-22 修订】【梳理】计算机网络：自顶向下方法 第二章 应用层（docx）
COFACTOR
10-17 9024
计算机网络 知 识 梳 理 （第一版） 建议先修课程：数据结构。 配套教材： Computer Networking - A Top Down Approach, 7th edition James F. Kurose, Keith W. Ross 参考书目： 1、计算机网络（第7版） 谢希仁 编著 高等教育出版社 链接：https://pan.baidu.com/s/1MeSnQtQi8PYlzjFv-8RLLA 提取码：0000 二 应用层 2.1 网络应用背后的原理 现代网络应用程序常用的
【数字IC前端笔试真题精刷（2022.8.7）】大疆——数字芯片开发工程师A卷
最新发布
努力，加油每一天鸭~
05-06 1444
【数字IC前端笔试真题精刷（2022.8.7）】大疆——数字芯片开发工程师A卷
第6讲 PLL和ROM的IP核使用
weixin_33817333的博客
03-09 446
学习目的： （1） 熟悉Altera FPGA的PLL的四种工作模式，同时掌握锁相环的工作原理； （2） 掌握PLL IP核的配置过程及使用方法； （3） 掌握ROM IP核的配置过程及初始化方法，学会用MATLAB产生mif文件来初始化ROM。 学习过程： 【PLL的四种模式】 ① PLL的源同步模式 特点：在PLL的作用下，从输入管脚到寄存器，时钟信号与数据信号的相位差一直保持不...
二、20【FPGA】FPGA开发中常用的IP核——PLL/ROM/RAM/FIFO
ARM_qiao的博客
05-28 1万+
常用IP核，PLL、ROM、RAM、FIFO
FPGA笔记（九）-实现ROM步骤
热门推荐
老七_的博客
07-11 3万+
FPGA笔记（九）-实现ROM步骤 1、建立MIF文件(Memory Initialization File) 1、mif文件是在编译和仿真过程中作为存储器（ROM或RAM）初始化输入的文件。 2、选择好字位宽和字数 3、编辑每个地址上要存储的数 4、其实MIF文件可以直接用记事本另存为.mif文件来创建（在该工程文件夹下），当然也可以打开来修改 ADDRESS_RAD
FPGA中ROM IP与RAM IP核配置与调用
m0_72885897的博客
01-06 4059
ROM IP核、ROM IP核简单应用
modelsim仿真fifo和rom时候，输出出现高阻
zd_2010的专栏
12-11 7744
仿真环境： Modelsim 10.1a  仿真内容： 由quartusII 生成的fifo，并进行测试。 出现问题： 仿真fifo时候，输出出现高阻 问题原因： altera 的fifo 模型需要支持库文件。 解决方法： 找到altera_mf.v和220model.v这2个文件然后把他们一起编译一下就可以了，这两个文件在quartus 安装目录eda/sim_lib下。 注意，将这个
国产安路FPGA（二）－TD软件仿真（Modelsim）
qq_39995383的博客
08-23 6141
国产安路FPGA，使用TD软件进行设计和仿真设计，并采用Modelsim进行仿真，相较于集成化较高的Vivado来说，仿真步骤较为繁琐
调用IP核（ROM）
m0_69938622的博客
02-23 219
ROM是只读存储器，只能读出事先存的数据。一旦存储数据就无法更改，掉电可存。使用IP核生成的ROM和RAM实际上是使用的FPGA内部的RAM资源，生成的ROM只是提前添加了数据文件，运行时通过数据文件进行初始化。添加的文件有两种格式.hex和.mif。
（二）以ROM为例，简单创建并调用IP核
DES_PERADO_的博客
11-10 673
配置和调用IP核
FPGA学习笔记_ROM核调用与调试
GloriaHuo's Blogs
11-22 5131
FPGA学习笔记 ROM核调用与调试 1. ROM存储器IP核的使用 2. 创建.mif文件 3. in system memory content editor内存查看工具的使用 4. signal tapII工具使用 5. Verilog 代码 6. Modelsim仿真 7. FPGA板级验证 ROM核调用与调试 目标：调用Quartus软件中提供的ROM核并进行系统设计 现象：将一组数据（三角波形表）存储在FPGA中的使用IP核构建的片上rom中，开发板上电后，系统开始开始从rom中读取数据
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值