lmk04821 0-delay模式输出时钟相位有差异解决方案

项目场景：

通过PXIe时钟触发槽插件经PXIe_DSTARA扇出62.5MHz时钟至外设槽。
外设槽需经过LMK04821将该时钟去抖，扇出62.5MHz时钟给FPGA解码使用。

问题描述：

两个外设槽的板卡，去抖后的时钟相位存在两种情况，一种为相位一致，另一种为相位相反（差8ns）。
此时LMK04821使用0_delay模式。

原因分析：

因为0_delay 回环时钟为DCLK8，该时钟被产生为125MHz。
所以在进行最终sync同步输出时，所使用的62.5MHz与DCLK8 的125MHz相位对齐，但是有两种可能性。
因此两不同板卡输出相位存在两种情况，一种为相位一致，另一种为相位相反（差8ns）。

解决方案：

DCLK8时钟改为62.5MHz