FPGA学习笔记：问题汇总

1、分析综合时，Vivado右上方显示Multiple Block runs failed。

已有接近半个月的时间没有跑程序，在写完程序后进行分析综合总是出错。心情不好把电脑管家卸载，尝试着进行综合，竟然通过了。想必是不经意间将某个进程阻止。比较见鬼的是，一般管家禁止后就不能允许，这确实很令人头疼。

2、在SDK烧写程序时报错，提示：error while launching program:execution context is running 。

        BOOT DEVICE设置有问题。拨动MODE PINS 为0000，将其设置为JTAG模式。该模式常用于DEBUG。

3、ZCU102程序烧录中，经常出现程序不能正常运行的情况。程序之前运行过，是可行的。功能是PS端按键和LED控制。尝试了以下几种方法：

（1）更改DDR的配置。官方论坛中提到，部分ZCU102的DDR型号不一致，所以有可能是DDR配置问题，不妨尝试选中MT40A256M16GE_083E，在修改部分参数：

 修改参数如下图所示：

（2）将ZCU102启动模式调整为QSPI，但是在SDK下载程序时经常会发生错误，提示Error while launching program: 
Execution context is running.

解决DDR问题后，该问题不再出现。此外，读者可以尝试使用SD卡启动方式，虽然调试起来比较麻烦，笔者前期用这种方式，起码程序能正常运行。

4、在写LWIP程序时，经常会出现关于HP0_LPS_OCM的错误或严重提醒。

OCM是指on-chip ram，ZCU102配备的是256K的OCM。修改地址范围：

5、通过DMA写数据到内存时，DEBUG界面的MEMORY不能实时刷新？

 数据被暂时存储于缓存当中，禁用cache即可。

该文会不断更新，记录在学习过程中遇到的难题和解决办法。欢迎留言和关注。

6、在linux下安装Vivado，经常停留在generating c file或者报错提示：One solution to error: “Failed to compile generated C file xsim.dir/ ... /xsim_1.c“？

参考下文

从One solution to error: “Failed to compile generated C file xsim.dir/ ... /xsim_1.c“_Flynn's Blog-CSDN博客https://blog.csdn.net/weixin_43780260/article/details/119508610#comments_19092480发现是缺少文件libncurses.so.5，安装一个叫libncurses5的库。注意版本问题，libncurses6不会生成该文件。

7、如何在Linux下进行串口调试？

sudo apt install cutecom
sudo apt install putty
sudo cutecom

安装cutecom串口调试助手，可以很方便地查看已连接的USB设备，收发串口信息。

putty经常使用，比较头疼的是不能查看设备串口号。个人喜欢拿来连接SSH。

8、从GITHUB上下载的官方例程无法正常使用？查看日志（log）发现是软件版本问题。如何使用例程？

GITHUB上的工程分为多个Branch，不同的Branch对应不同的软件版本。下载下来的工程为默认Branch。我使用的是Vivado2018.3，对应2019_R1这一个Branch。

git clone下载后默认为master Branch

git status查询状态

git chechout 2019_R1  使远程主机转换到Branch 2019_R1

git fetch        取回Branch 2019_R1

git rebase origin/2019_R1  本地转换到Branch 2019_R1

完成。接下来按照教程make即可。

9、Vivado与modelsim仿真卡在Executing analysis and compilation step或进入modelsim后不出波形？

查看了很多文章，根本原因是代码不规范，查错，其次是在编写.v文件或者定义IP时，注意信号名称的书写，避免重复。

然后是解决办法。有一个比较有趣的方法，仿真前将之前的仿真文件全部清除，可以正常仿真。

10、时钟匹配问题。某些IP需要提供时钟，在生成IP时需要注意时钟匹配问题，其次就是在自定义IP时，添加输入输出时钟的参数时需要注意。

选定该接口并在其外部接口特性窗口（external interface properties）中选择clkoc port。

11、程序烧写后，PS部分正常启动并且PS串口正常打印调试信息，但是通过工作电流和串口信息输出发现PL部分未能正常工作。

　　经过调试，发现与bootimage的生成有关。在Create Boot Image窗口中，在Boot Image Partition一栏选择对应的elf、bit文件路径后，调整三个文件的上下关系，按照fsbl.elf、top.bit、example.elf进行排列。点击Create Image生成映像文件。