【【萌新的SOC学习之AXI DMA环路测试介绍】】

最新推荐文章于 2024-07-24 17:05:18 发布
最新推荐文章于 2024-07-24 17:05:18 发布
阅读量864 收藏 3
点赞数
分类专栏： SOC学习 文章标签： 学习 服务器 网络
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_50965981/article/details/133818734
版权

萌新的SOC学习之AXI DMA环路测试介绍

AXI DMA环路测试
DMA(Direct Memory Access，直接存储器访问)是计算机科学中的一种内存访问技术。它允许某些计算机内部的硬件子系统可以独立地直接读写系统内存，而不需中央处理器（CPU）介入处理。DMA 是一种快速的数据传送方式，通常用来传送数据量较多的数据块，很多硬件系统会使用 DMA，包括硬盘控制器、绘图显卡、网卡和声卡，在使用高速 AD/DA 时使用 DMA 也是不错的选择。

DMA 是所有现代计算机的重要特色，它允许不同速度的硬件设备进行沟通，而不需要依于中央处理器的大量中断负载。否则，中央处理器需要从来源把每一片段的数据复制到寄存器，然后把它们再次写回到新的地方。在这个时间里，中央处理器就无法执行其它的任务。DMA 是用硬件实现存储器与存储器之间或存储器与 I/O 设备之间直接进行高速数据传输。使用 DMA时，CPU 向 DMA 控制器发出一个存储传输请求，这样当 DMA 控制器在传输的时候，CPU 执行其它操作，传输操作完成时 DMA 以中断的方式通知 CPU。

AXI DMA简介
AXI DMA提供了一个高性能的内存直接访问 在内存和AXI4-stream流 目标内存之间 。[提供了一个可选的（分散/聚集）的功能 可以将CPU从数据搬运中解救出来]

AXI DMA : AXI Direct Memory Access 直接内存访问
AXI DMA为内存和 AXI4-Stream外设之间提供了高带宽的直接内存访问
其可选的S/G 功能 可以将CPU从数据搬运任务中解放出来
在这里插入图片描述

为了发起传输事务，DMA 控制器必须得到以下数据：
• 源地址 — 数据被读出的地址
• 目的地址 — 数据被写入的地址
• 传输长度 — 应被传输的字节数

  1. 为了配置用 DMA 传输数据到存储器，处理器发出一条 DMA 命令
  2. DMA 控制器把数据从外设传输到存储器或从存储器到存储器，而让 CPU 腾出手来做其它操作。
  3. 数据传输完成后，向 CPU 发出一个中断来通知它 DMA 传输可以关闭了。ZYNQ 提供了两种 DMA，一种是集成在 PS 中的硬核 DMA，另一种是 PL 中使用的软核 AXI DMA IP。在 ARM CPU 设计的过程中，已经考虑到了大量数据搬移的情况，因此在 CPU 中自带了一个 DMA 控制器 DMAC，这个 DMAC 驻留在 PS 内，而且必须通过驻留在内存中的 DMA 指令编程，这些程序往往由CPU 准备，因此需要部分的 CPU 参与。DMAC 支持高达 8 个通道，所以多个 DMA 结构的核可以挂在单个DMAC 上。DMAC 与 PL 的连接是通过 AXI_GP 接口，这个接口最高支持到 32 位宽度，这也限制了这种模式下的传输速率，理论最高速率为 600MB/s。这种模式不占用 PL 资源，但需要对 DMA 指令编程，会增加软件的复杂性。
    AXI DMA 用到了三种总线，AXI4-Lite 用于对寄存器进行配置，AXI4 Memory Map 用于与内存交互，又分为 AXI4 Memory Map Read 和 AXI4 Memory Map Write 两个接口，一个是读一个是写。AXI4 Stream 接口用于对外设的读写，其中 AXI4 Stream Master（MM2S，Memory Map to Stream）用于对外设写，AXI4-Stream Slave(S2MM，Stream to Memory Map)用于对外设读。总之，在以后的使用中需要知道 AXI_MM2S 和AXI_S2MM 是存储器端映射的 AXI4 总线，提供对存储器（DDR3）的访问。AXIS_MM2S 和 AXIS_S2MM是 AXI4-streaming 总线，可以发送和接收连续的数据流，无需地址。AXI DMA 提供 3 种模式，分别是 Direct Register 模式、Scatter/Gather 模式和 Cyclic DMA 模式，这里我们简单的介绍下常用的 Direct Register 模式和 Scatter/Gather 模式。Direct Register DMA 模式也就是 Simple DMA。Direct Register 模式提供了一种配置，用于在 MM2S 和S2MM 通道上执行简单的 DMA 传输，这需要更少的 FPGA 资源。Simple DMA 允许应用程序在 DMA 和Device 之间定义单个事务。它有两个通道：一个从 DMA 到 Device，另一个从 Device 到 DMA。应用程序必须设置缓冲区地址和长度字段以启动相应通道中的传输。Scatter/Gather DMA 模式允许在单个 DMA 事务中将数据传输到多个存储区域或从多个存储区域传输数据。它相当于将多个 Simple DMA 请求链接在一起。SGDMA 允许应用程序在内存中定义事务列表，硬件将在应用程序没有进一步干预的情况下处理这些事务。在此期间，应用程序可以继续添加更多工作以保持硬件工作。用户可以通过轮询或中断来检查事务是否完成。SGDMA 处理整个数据包（被定义为表示消息的一系列数据字节）并允许将数据包分解为一个或多个事务。例如，采用以太网 IP 数据包，该数据包由 14 字节的报头后跟 1 个或多个字节的有效负载组成。使用 SGDMA，应用程序可以将 BD（Buffer Descriptor，用于描述事务的对象）指向报头，将另一个 BD 指向有效负载，然后将它们作为单个消息传输。这种策略可以使TCP / IP 堆栈更有效，它允许将数据包标头和数据保存在不同的内存区域，而不是将数据包组装成连续的内存块。

AXI DMA 通过 AXI４-lite接口对寄存器做一些配置和获取 。
MM2S ： Memory Map to stream 存储器映射（AXI4-Full) 到 AXI4 - Stream
S2MM ： Stream to MemoryMap AXI4-Stream 到存储器映射

对于IP核的设计
在这里插入图片描述

这个是整体的结构框图
在这里插入图片描述

（单一的DMA传输模式
这个模式是我们当前需要的模式 ，也就是（SG模式被disable的情况下的）
为了发起传输事务，DMA 控制器必须得到以下数据：
• 源地址 — 数据被读出的地址
• 目的地址 — 数据被写入的地址
• 传输长度 — 应被传输的字节数）
AXI DMA编程顺序
Direct Register Mode（简单DMA）
此模式提供了在MM2S 和 S2MM 通道上进行简单的DMA传输的配置 ，只需要较少的FPGA资源
我们可以通过访问 DMACR ， 源地址 ， 或者 目的 地址 和长度寄存器 发起 DMA传输 。当传输完成后，如果使能了产生中断输出， 那么DMASR寄存器相关联的通道位会有效。
对于复位时钟 必须至少保持16个s_axi_lite_aclk

看一下DMA的MM2S（存储器映射到Stream) 通道的启动顺序
1.把MM2S通道 打开
2.使能中断
3. 朝着MM2S_SA 寄存器中写一个有效的源地址 （如果AXI DMA 没有配置一个数据重对齐的选项的话 ， 这个有效的地址必须进行对齐 否则会产生未定义的结果 ） （这里就是说如果在写地址的时候 DRE被使能了，那么就可以写成任意地址 。如果DRE没有被使能 ，那么只能写成4的倍数）
4. 朝着MM2S_LENGTH 寄存器写传输的字节数 （这个必须是最后一个进行配置，其他的没有顺序要求）
一个长度为0的值是无效的，一个非0 的值将会决定存储器映射到Stream流的数据个数 。

S2MM通道顺序
1.差不多

SG模式
它把传输的基本参数，存储在内存中；
这些参数被称为BD（Buffer Descriptor）
在工作时，通过SG接口加载和更新BD中的状态

axi 时钟的同步和异步的选择 并不是简单的通过对axi_dma进行配置 而是通过对外部的连线 完成时钟 假设连接在不同的时钟频率，就是异步了

在这里插入图片描述
在这里插入图片描述

在这里插入图片描述

一般用在传输非常少量数据的情况下

在这里插入图片描述

指派的数据位宽 也就是说2的多少次方
在这里插入图片描述

指定地址位宽
在这里插入图片描述
在这里插入图片描述

使能读 和 使能写
Memory Map Data Width 指的是 memory map 这一侧的数据位宽
Stream Data Width 值的是stream 流的数据位宽
最大突发大小 影响的AXI4

是否使能对齐 如果勾选 就可以任意给定 不勾选 就是4的倍数

ZxsLoves
关注
  • 0
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
XC7K325T AXI DMA LOOP环路测试（含教程和FPGA工程）
11-24
本教程将详细介绍如何在XC7K325T FPGA上进行AXI DMA的LOOP环路测试，包括设计原理、步骤和实际工程应用。 **1. AXI DMA基础知识** AXI DMA是一种硬件引擎，它允许直接在存储器和外设之间传输数据，而无需CPU介入。...
xilinx_axidma-master.rar_ZYNQ7000_axidma_chrdev_axidma测试_xilinx
07-15
《Xilinx AXI DMA在...通过理解并掌握axidma_chrdev驱动开发和测试，可以更好地利用这一机制，优化系统的数据处理能力，提升整体性能。同时，熟悉其他相关的Xilinx DMA驱动，将有助于构建更复杂、高效的嵌入式系统。
ZYNQ多路AXI_DMA数据传输
zyf1155267的博客
05-21 1332
查看了这部分代码的实际意义后发现这部分的代码实际就是用来查看DMA状态的（通过读取DMA的状态寄存器），如果DMA在搬运，那么就会一直卡在这个循环里面不出来，也就不会进入到其他代码（比如配置DMA2）导致其他DMA无法启动配置。这是我们写的一个DMA传输函数，实际上很简单所用到的就仅仅是XAxiDma_SimpleTransfer这一函数，仅需要配置DMA设备号，传输目的地址，数据长度以及传输方向就够了。结合之前出现的多线程有时部分线程进不去的问题，怀疑是DMA配置的线程部分没进去。
ZYNQ学习之路11.AXI DMA
亦梦云烟的博客
03-08 5551
一.AXI DMA简介 AXI DMA IP核提供了AXI4内存之间或AXI4-Stream IP之间的内存直接访问，可选为分散收集工作模式，初始化，状态和管理寄存器等通过AXI4-Lite 从机几口访问，结构如图1所示，AXI DMA主要包括Memory Map和Stream两部分接口，前者连接PS段，后者连接带有流接口的PL IP核。 图1 AXI DMA结构框图 AXI DMA...
DMA IP核
2301_77484863的博客
06-13 586
DMA 背景DMA 允许您将数据从内存（在本例中为 PS DRAM）流式传输到 AXI 流接口。这称为 DMA 的READ 通道。DMA 还可以从 AXI 流接收数据并将其写回 PS DRAM。这是WRITE 通道。DMA 具有用于读取通道的 AXI 主端口和另一个用于写入通道的 AXI 主端口，也称为内存映射端口 - 它们可以访问 PS 内存。这些端口标记为 MM2S（内存映射到流）和 S2MM（流到内存映射）。现在，您可以将这些端口视为 DRAM 的读取或写入端口。控制端口。
AXI DMA简介与使用【ZYNQ】+【DMA】+【Vivado】
qq_41034962的博客
12-07 5578
DMA：直接内存访问。 可以在不在CPU干涉的情况下进行数据的搬运。 PS端由集成DMAC的硬核。 DDR3---IO ---DDR3 ---OCM ---PL AXI DMA简介： 概述： AXI DMA:AXI Direct Memory Access，直接内存访问 AXI DMA 为内存和AXI4-Stream外设之间提供了高带宽的直接内存访问 其可选的S/G功能可以将CPU数据搬运任务中解放出来 A...
【【萌新的SOC学习之AXI-DMA环路测试】】
weixin_50965981的博客
10-14 342
萌新的SOC学习之AXI-DMA环路测试
ZYNQ | AXI DMA数据环路测试
jhn1996的博客
10-14 3845
利用AXI DMA进行批量数据环路的测试背景软硬件平台原理概述工程搭建1.新建一个vivado工程2.创建block design①点击Create Block Design②点击上图中右侧的+，输入zynq，双击添加zynq核。③添加完后，双击zynq IP核，进行如下配置。④点击上图中右侧的+，输入zynq，双击添加zynq核。②点击上图中右侧的+，输入zynq，双击添加zynq核。②点击上图中右侧的+，输入zynq，双击添加zynq核。合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如
ZYNQ-使用AXI DMA IP进行环路测试
Vuko_Coding Zone
04-28 2226
学习内容 前文对AXI DMA IP进行了简介，本文使用AXI DMA IP进行环路测试。 开发环境 vivado 18.3&SDK，PYNQ-Z2开发板。 系统框图 本次工程使用ZYNQ开发板上的AXI DMA IP核从DDR3中读取数据，并写回DDR3中。在实际应用中， DMA 一般与产生数据或需求数据的 IP 核相连接，在本次实验中，我们使用 AXI4 Stream Data FIFO IP 核来充当这类 IP 进行 DMA 环回实验。 PS 开启 HP0 和 GP0 接口。 AXI DMA
AXI DMA使用解析及环路测试
weixin_42278284的博客
10-09 2586
一、AXI DMA介绍 　　本篇博文讲述AXI DMA的一些使用总结，硬件IP子系统搭建与SDK C代码封装参考米联客ZYNQ教程。若想让ZYNQ的PS与PL两部分高速数据传输，需要利用PS的HP（高性能）接口通过AXI_DMA完成数据搬移，这正符合PG021 AXI DMA v7.1 LogiCORE IP Product Guide中介绍的AXI DMA的应用场景：The AXI D...
ZYNQ小实验：1.利用AXI DMA loop 环路测试
weixin_41674487的博客
10-27 1211
前言： 一个基本的DMA 环路搭建，通过 PS 端控制 DMA 对 DDR 数据的读写和校验，完成环路测试 基本流程： PS 端 ARM 将数据发送给 DDR。 PS 控制 DMA，使 DMA 通过数据通道读取 DDR 中的数据；DMA 将读取到的数据传给 FIFO。 FIFO 将数据传输给 DMA；PS 控制 DMA，使 DMA 通过数据通道将数据写入 DDR 中。 传输校验，对比接收数据与发送数据是否一致。 原理介绍： AXI：AXI（Advanced eXtensible Interfac.
S02-CH21 利用AXI DMA进行批量数据环路测试
yundanfengqing_nuc的专栏
07-21 1004
软件版本：VIVADO2017.4 操作系统：WIN10 64bit 硬件平台：适用米联客 ZYNQ系列开发板 米联客(MSXBO)论坛：www.osrc.cn答疑解惑专栏开通，欢迎大家给我提问！！ 21.1概述 本课讲解了一个最基本的DMA环路搭建，通过PS端控制DMA对DDR数据的读写和校验，完成环路测试。本课程是DMA设计的基础，读者务必认真阅读和学习。 本课程设计一个最基本的DMA环路，实现DMA的环路测试。 P...
FPGA MPSoC_XCZU2EG实现AXI DMA环路测试（VITIS实现）.zip
04-26
在本项目中，我们关注的是如何使用Xilinx的FPGA MPSoC器件，特别是XCZU2EG，来实现AXI DMA（Advanced eXtensible Interface Direct Memory Access）的环路测试。该测试是通过VITIS工具进行的，VITIS是Xilinx提供的一...
FPGA MPSoC_XCZU4EV实现AXI DMA环路测试（VITIS实现）.zip
04-27
在本项目中，我们关注的是如何利用Xilinx的FPGA多处理器系统-on-chip (MPSoC) XCZU4EV来实现AXI DMA（Advanced eXtensible Interface Direct Memory Access）的环路测试，这一过程是通过Xilinx的VITIS工具进行的。...
FPGA MPSoC_XCZU2CG实现AXI DMA环路测试（VITIS实现）.zip
04-26
在本项目中，我们关注的是如何使用Xilinx的FPGA多处理器系统-on-chip (MPSoC) XCZU2CG、XCZU2EG和XCZU4EV，并通过VITIS工具来实现AXI DMA（Advanced eXtensible Interface Direct Memory Access）的环路测试。...
Python每日学习
q2903160397的博客
07-21 2288
我是从c++转来学习Python的，总感觉和c++相比Python的实操简单，但是由于写c++的代码多了，感觉Python的语法好奇怪。由于今天是我正式学Python的第一天，干货不多，以后让我们一步一步来见证Python这个优雅的代码的学习之路吧！），这种格式对于我来说已成习惯了，而这一切Python这个优雅的语言通通没有，学习Python这将是道阻且长。今天就简单了解了一下Python的起源和成长并学习了打印 halloworld，算是开始学习了吧。）而且它每一项的代码结束之后要有一个表示结束的封号（
爬虫学习4：爬取王者荣耀技能信息
mohanyelong的博客
07-22 2591
爬取王者荣耀技能信息（代码和代码流程）。
《计算机网络》（学习笔记）
最新发布
qiqi_liuliu的博客
07-24 2863
网络（Network）由若干结点(Node)和连接这些结点的链路(Link)组成多个网络还可以通过路由器互连起来，这样就构成了一个覆盖范围更大的网络，即互联网（互连网）。因此，互联网是"网络的网络（Network of Networks）"因特网（Internet）是世界上最大的互连网络（用TCP/IP）internet是通用名词，互连的网络都叫internet注：互连、自治、集合。在计算机内部或在相邻设备之间近距离传输时，可不经过调制就在信道上直接进行的传输方式称为基带传输。
zynq axidma fft
10-25
Zynq AXIDMA FFT是指使用在Zynq SoC平台上的AXI DMA和FFT(快速傅里叶变换)技术。 首先，Zynq SoC是一种集成了ARM处理器和可编程逻辑(FPGA)的片上系统。它结合了处理器的灵活性和FPGA的高性能加速能力，可用于各种应用领域，包括图像处理、通信、高性能计算等。 AXI DMA是指可编程逻辑(FPGA)中的高性能DMA(直接内存访问)控制器，用于在处理器和内存之间高效地传输数据。AXI DMA具有高带宽、低延迟的特点，可以显著提高数据传输的效率。 FFT是一种数字信号处理技术，用于将时域上的信号转换为频域上的信号。它在通信、音频、图像处理等领域有广泛的应用。FFT算法可以对大量数据进行高速傅里叶变换，从而实现对信号的频谱分析、滤波、编码解码等处理。 Zynq AXIDMA FFT结合了AXI DMA和FFT技术，可以在Zynq SoC上实现高性能的数据传输和频谱处理。通过使用AXI DMA控制数据的传输，可以将数据从外部存储器传输到FPGA中进行FFT计算，然后将结果传回到内存中。这样可以充分利用FPGA的并行计算能力和高带宽的数据传输能力，提高数据处理的效率和速度。 总之，Zynq AXIDMA FFT是一种基于Zynq SoC平台的数据传输和频谱处理技术，可以实现高性能的数字信号处理应用。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值