移位寄存器

实验内容
设计一个如本节“电路描述”部分的“带加载使能和移位使能的并入串出”的移位寄存器，电路的RTL结构图如“电路描述”部分的RTL结构图所示

1.代码

module jcq(
  RST   ,   // 异步复位， 高有效
  CLK   ,   // 时钟，上升沿有效
  LOAD  ,
  EN    ,   // 输入数据串行移位使能
  IN    ,   // 输入串行数据
  OUT   );  // 并行输出数据
input RST, CLK, EN,LOAD;
input [3:0]IN;
output	OUT;
reg [3:0] shift_R;
reg OUT;
 
always @ (posedge CLK or posedge RST or posedge LOAD) begin
  if(RST) 
    shift_R[3:0] <= 0;
  else begin
	if(LOAD)begin
		shift_R[3:0] <= IN[3:0];
	end
	else begin
    if(EN) begin
		OUT = shift_R[3];
      shift_R[3:1] <= shift_R[2:0];
      shift_R[0]   <= 0;
    end
    else begin // 使能无效保持不动
      shift_R[3:0] <= shift_R[3:0];
    end
	 end
	end
end 
endmodule

2，RTL视图

3.波形仿真