数电笔记

giao

一级目录

基础知识（逻辑门速查）

1. 与门

全1才1，有0就0

2.或门

有1就1，全0才0

3.非门

那就反着来呗

4.与非门
先过 与门 再拿 非门 一转

全1才0，有0就1

5.或非门

有1就0，全0才1

非就是给前面加个小豆豆

assignment 1

半加器全加器 网上给的理解
半加器 全加器 及C语言代码实现

下面是自己理解

——————————————————————

半加器 Half Adder

半加器 Half Adder
俩binary数相加，得到Sum，因为只能是0或者1，都是一位
所以1+0=1，0+0=0，0+1+1 这些都没有问题
可1+1的时候就溢出了（叫Carry）
原来Sum的位置那就变成0，多出来一个值叫做溢出值Carry，这时它就由于进了一位就从0变成1了
半加器真值表

实现
。。。。看链接

XOR门的输出，只对了一部分：1+1输出0。 但我们需要额外的线代表“进位。
只有输入是1和1时，进位才是“true”。因为算出来的结果用1个bit存不下，方便的是，我们刚好有个逻辑门能做这个事。 AND门，只有当两个输入都为“true”，输出才为“true”（“全1才1”）；
所以我们把它加到电路中，叫做“半加器”

——————————————————————

全加器 Full Adder

全加器 Full Adder
2个半加器 3个输入

一个半加器先榨干A，B 榨取出
Sum，Carry值（Carry是要精榨得到的，这个第一个Sum里的Carry值还没完全榨出来，所以还要被另一个半加器再榨一遍）
另一个半加器带着另一个小弟 C继续榨干从前一个半加器出来的Sum，又得到一个Sum和Carry
（这时Sum已经被榨干了，也得到了2个Carry【要把它俩整到一块！！】）
所以给他俩套了一个OR门（有1就1，全0才0）把他俩加到一块，得到最后最后的终极Carry值 而Sum也是被精榨干了，只有Sum，没有杂质了

延迟 delay

【注意】
assignment 1让求的是延迟
Sum delay 和 Carry delay
为什么会有delay呢？
Here is the key:全加器 延迟 啥的
——————————————————————

同步3位二进制计数器 Synchronous 3-bit binary counter

同步3位二进制计数器 Synchronous 3-bit binary counter
第一个蓝块块算的是二进制的第一位（周期是2个CLK时钟信号）
第二个算的是第二位（周期是4个）
第三个是第三位（周期是8个）
那个逻辑门 与门 是用来进位的

其实就是计数器， 一次加1， 往上加 ，还要考虑进位
比如（0—>1——>10——>11——>100——>101——>110——>111）

…这是同步的，异步还不会。。。。

jk触发器

中间蓝块块是jk触发器
有三个输入（一个是时钟CLK） 俩个输出 还有一个CLR(clear)
真值表

这个jk触发器有豆豆，所以是下降沿触发
就是下降的时候输出才能改变
CLK很傲娇 🤶 只有他让你输出改变的时候，你才能改变，不然你确实应该改变了，但他不改变（上升沿或下降沿触发），你还得按原来的状态继续走（真或假）。👨‍🎓

运行结果图

可以看到是有点delay的
就是元件运行的delay
(CLK时钟信号是一开始就输出的（无通过元件）（看电路图），而它们三个是最后jk触发器处理完才输出的)🐱‍🐉

——————————————————————

lecture 1

---

进制转换

进制转换（10，2，8，16）

---

二进制运算

运算

加运算：0+0=0，0+1=1，1+0=1，1+1=10，#逢2进1；
减运算：1-1=0，1-0=1，0-0=0，0-1=1，#向高位借1当2；
乘运算：0×0=0，0×1=0，1×0=0，1×1=1，#只有同时为“1”时结果才为“1”；
除运算：二进制数只有两个数（0，1），因此它的商是1或0。

二进制运算及实例

---

负数的二进制以及原码 反码 补码

负数的二进制以及原码 反码 补码

学！！！
负数的二进制以及原码 反码 补码

---

————————————————————

lecture 2

---

变量

不同变量占用的大小

---

计算的时候 要是位不够，要补足符号位
0是正
1是负

---

ASCII码表的应用（具体）

ASCII码表的应用

---

奇偶校验检查 Error checking - parity

汉明码（奇偶校验检查 Error checking - parity）

【重点】汉明码 Hamming code
说点人话:
学！！
说人话的Hamming code

---

lecture 3

---

（数据的储存和传输）Data storage and transfer

---

（浮点数表示）Floating point representation

其实就是科学计数法


这些运算都会的

---

【难点】 二进制浮点表示法

IEEE单精度32位浮点标准表示中的位可以从0到31，从左到右编号。
第一个位是符号位S，接下来的8位是指数位E，最后23位是分数位F:

公式

E被编码为多余127 :

• 127假定是被加在它身上的
  -必须在使用指数值之前减去
  -除了特殊情况下的零指数

注意，对于大部分，小数部分的精度实际上是24位，即使它被分配了23位。
因为小数部分总是1.xxxxx…，因此首字母“1”变得多余。

下次学lec 3的代码

---

lecture 4

逻辑门 补充

NOT gate

---

AND gate

---

OR gate

---

XOR gate
相加 然后去掉进位

---

NAND gate

---

NOR gate

---

De Morgan’s Theorem(摩根定理)

---

运用

---

卡诺图（Karnaugh Maps）

看看看看看学学学学学
卡诺图（比课件讲的好一倍）

---

格雷码（Gray code）

每次只改变一位（bit）,每次往上加1 （错了） ，并 discard carries（抛弃进位）

---

原理

异或门：相加 去掉进位（真值表像最开始那张图）

A，B，C，D是每一个位（0或者1）
看第一个图，用第二个图的方法，
二进制转格雷码：先把A写下来，然后把A+B=多少 写下来，然后B+C=多少 写下来，然后C+D…
格雷码转二进制：用前一个结果去＋后面那个的格雷码 得到结果写下来
把俩张图背过记熟就行！！！！！

---

assignment 2

---

触发器

按逻辑功能分，触发器主要有：

1、rs触发器：在时钟脉冲操作下，根据输入信号r，s取值不同，凡是具有置0，置1和保持功能的电路，都叫做rs型时钟触发器，简称为rs型触发器或rs触妇器。
RS寄存器解释
(set 和 reset)（设置和归零）(所以不能同时为1)
2、jk触发器：在时钟脉冲操作下，根据输入信号j，k取值的不同，凡是具有保持，置0，置1，翻转功能的电路，都称为jk型时钟触发器，简称为jk型触发器或jk触发器。
3、d触发器：在时钟脉冲操作下，凡是具有置0，置1功能的电路，都叫做d型时钟触发器，简称为d型触发器或d触发器。 引用：（D触发器一直对CLK上升沿左边的信号进行采样，并保持一个时钟周期T的时间，因为一直采样的是前一刻（上一个T）数据D的值，并且保持T，所以长远来看，D触发器对数据D延迟了一个时间周期！）
4、t触发器：在时钟脉冲操作下，根据输入信号t取值的不同，凡是具有保持和翻转功能的电路，即当t=0时能保持状态不变，t=1时一定翻转的电路，都称之为t型时钟触发器，简称为t型触发器或t触发器。

---

移位寄存器（shift register）

Digital fundamentals
Book by Thomas L. Floyd 2015
Chapter 8 shift registers

理解：宝宝们排着队队进，一个挤一个，往进挤。

D触发器和JK触发器都能组移位寄存器的原因是：

D触发器：必须clock和输入D都有变换才变化，所以一个周期内就保持数据（不变）
JK触发器：看真值表，输出刚好又能当输入（像个魔方），又能产生相同的数据，（约等于不变）（数据不变 往后走 就是移位寄存器要实现的）

---