5.Verilog中的间隔符和实数之间的转换

间隔符这个语法非常的简单，只是一个简单的规定，为了我们方便看，Verilog引入了间隔符的概念，具体如下所示：

比如要表达一个16位的二进制数，16‘b1001110000110110，这样看起来非常费劲，为了方便，引入间隔符，说白了就是短横杠，用其表示就是16’b1001_1100_0011_0110，每4位数使用一个间隔符。

Verilog中实数之间的转换

在Verilog中，实数与整数的转换遵循的是四舍五入的原则，详细举例如下：

比如

35.5 和35.7 ->转换成整数就是36

35.2             -> 35

-1.5             -> -2

-1.3             -> -1 

很简单。。。