2021-07-07

                                       ****安顺学院

                         ANSHUN   UNIVERSITY
                         本 科 毕 业 论 文
                （2017～2021年）

题 目： 数学逻辑基础数字闹钟****

院 别： 数计学院
专业班级： 20计本二级
学生姓名： 范磊磊；王亚林号：202003024050；202003024085
指导教师： 阳瑞新 职称： 授课老师
起讫日期： 2021年6月——2022年7月
安顺学院本科毕业论文原创性声明
本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果。对本文的研究作出重要贡献的个人和集体，均已在文中以明确方式表明。本人完全意识到本声明的法律后果由本人承担。

作者签名：王亚林 范磊磊 日期：2021.7.1

安顺学院本科毕业论文版权使用授权书
本毕业论文作者完全了解学校有关保留、使用论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权安顺学院可以将本论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本论文。

作者签名： 王亚林 范磊磊 日期：2021.7.1

导师签名： 日期：
数学逻辑基础数字闹钟
Fundamentals of mathematical logic digital alarm clock
专业：计算机科学与技术
Major: Computer Science and technology
姓名：范磊磊 学号：202003024050
王亚林 202003024085
指导教师：阳瑞新
摘 要

钟表一直以来都是国人钟爱的商品之一。新中国成立以来，国家投入大量资金发展钟表工业，使这一产业得以快速发展，此后，中国的改革开放以及经济全球化发展给中国钟表业带来了繁荣。经过几十年的发展，中国钟表业经历了进料组装-外观件制造-产品开发-创立品牌的发展过程，目前已形成配套齐全的钟表制造工业，除高端机芯外的所有零配件均可加工生产。
从区域格局来看，全国已形成以广州、深圳为龙头的珠三角地区、福建、浙江、江苏、山东、天津等6大钟表主产区;从产量来看，我国已成为世界钟表生产大国，钟表产量稳居世界第一。2011年，我国钟和表的产量分别达到1.59亿只和1.3亿只。
我国钟表行业发展虽然取得长足的进步，但国内钟表企业及其品牌在国际市场上的信誉度和影响力还微不足道，产量占比虽然已经达到80%以上，但是产值占比不到30%，依然没有话语权和定价权。
钟表是一种计时的装置，也是计量和指示时间的精密仪器。 钟表通常是以内机的大小来区别的。按国际惯例，机芯直径超过80毫米、厚度超过30毫米的为钟；直径37～50毫米、厚度4～6毫米者，称为怀表；直径37毫米以下为手表；直径不大于20毫米或机心面积不大于314平方毫米的，称为女表。手表是人类所发明的最小、最坚固、最精密的机械之一。钟表的数字化给人们生产生活带来了极大的方便，大大的扩展了原先钟表的报时。诸如，定时报警、按时自动打铃、时间程序自动控制等，这些，都是以钟表数字化为基础的。功能数字钟是一种用数字电路实现时、分、秒、计时的装置，与机械时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。从原理上讲，数字钟是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟，而且通过数字钟的制作进一步的了 解各种在制作中用到的中小规模集成电路的作用及使用方法。通过此次课程设计可以进一步学习 与各种组合逻辑电路与时序电路的原理与使用方法。通过仿真过程也进步学会了Multisim 7的使用方法与注意事项。

本次所要设计的数字电子表可以满足使用者的些特殊要求， 输出方式灵活，如可以随意设置时，分、秒的输出，定点报时。由于集成电路技术的发展，，使数字电子钟具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。

Abstract

The digitization of clocks and watches has brought great convenience to people’s production and life, greatly expanding the original clock time. For example, timing alarm, automatic ringing on time, automatic control of time program, etc., all of which are based on the digitalization of clocks and watches. The function digital clock is a kind of device which uses digital circuit to realize hour, minute, second and timing. Compared with the mechanical clock, it has higher accuracy and intuition, and has no mechanical device and longer service life, so it has been widely used. In principle, digital clock is a typical digital circuit, including combinational logic circuit and sequential circuit.

Therefore, the design and production of digital clock is to understand the principle of digital clock, so as to learn how to make digital clock, and through the production of digital clock to further understand the role and use of various small and medium-sized integrated circuits used in the production. Through this course design, we can further learn the principles and application methods of various combinational logic circuits and sequential circuits. Through the simulation process, I also learned how to use Multisim 7 and the precautions.

The digital electronic meter designed in this paper can meet some special requirements of users, and the output mode is flexible. For example, the output of hour, minute and second can be set at will, and the fixed-point time can be reported. Due to the development of integrated circuit technology, digital electronic clock has the advantages of small volume, low power consumption, accurate timing, stable performance and convenient maintenance.
目 录

第1章概述
第2章课程设计任务及要求
2.1设叶任务
2.2设计要求
第3章系统设计
3.1方案论证
3.2系统设计
3.2.1结构框图及说明
3.2.2系统原理图及工作原理
3.3单元电路设计
3.3.1单元电路工作原理
第4章软件仿真
4.1仿真电路图…
4.2仿真过程
4.3仿真结果
第5章调试
5.1 调试过程
第6章结论:
第7章使用仪器设备清单…
参考文献
收获、体会和建议
第1章概述
原始人凭天空颜色的变化、太阳的光度来判断时间。古埃及发现影子长度会随时间改变。
古代中国人亦有以水来计时的工具——铜壶滴漏，他们亦会用烧香计时。将香横放，上面放上连有钢珠的绳子。我国古代工匠又发明了漏刻。作为计时器，漏刻的使用比日晷更为普遍，时间也更为久远。紫禁城交泰殿内，就有一座铜壶漏刻。漏，是指盛水漏壶，用于泄水或盛水；刻，是指划分一天的时间单位，它通过漏壶的浮箭来计量一昼夜的时刻。交泰殿内铜壶漏刻初造于清乾隆十年（1745），由清宫造办处制作。 [1]
公元1300年以前，人类主要是利用天文现象和流动物质的连续运动来计时。例如，日晷是利用日影的方位计时；漏壶和沙漏是利用水流和沙流的流量计时。
公元前140年到100年，古希腊人制造了用30至70个齿轮系统组成的奥林匹克运动会的计时器。这台仪器被称为“安提凯希拉仪”,由29个彼此咬合的铜质齿轮和多个刻度盘构成,大小与一个午餐盒相当。它于1901年在希腊安提凯希拉岛附近一艘古代沉船上被发现,因此得名,现保存在希腊国家考古博物馆。 [2-3]
东汉张衡制造漏水转浑天仪，用漏壶滴水推动浑象均匀地旋转，一天刚好转一周。北宋元祜三年(1088)苏颂和韩公廉等创制水运仪象台，已运用了擒纵机构。
1283年在英格兰的修道院出现史上首座以砝码带动的机械钟。
中世纪钟表在英语里被称作wacche，后演变为watch。 [4]
13世纪意大利北部的僧侣开始建立钟塔（或称钟楼），其目的是提醒人祷告的时间。
16世纪中在德国开始有桌上的钟。那些钟只有一支针，钟面分成四部分，使时间准确至最近的15分钟。
17世纪，逐渐出现了钟摆和发条。它运转的精度得到了很大的提高。乔万尼·德·丹第被誉为欧洲的钟表之父。他用了16年的时间制造出一台功能齐全的钟，被称为宇宙浑天仪，它能够表示出天空中一些行星的运行轨迹，还可以对宗教节日和每天的时间有所反映，它于1364年开始被使用。丹第制造的钟并不是欧洲的第一台钟。据说，欧洲第一台能报时的钟是1335年于米兰制成的。
1657年，惠更斯发现摆的频率可以计算时间，造出了第一个摆钟。1670年英国人威廉·克莱门特（William Clement）发明锚形擒纵器。
1695年，英国汤姆平发明了工字轮擒纵机构。后来，同国的格雷厄姆发明了静止式擒纵机构。
1728到1759年，航海钟问世。
1765年，自由锚式擒纵机构诞生。
1797年，美国人伊莱·特里（Eli Terry）获得一个钟的专利权。他被视为美国钟表业的始祖。
1840年，英国的钟表匠贝恩发明了电钟。
1946年，美国的物理学家利比博士弄清楚了原子钟的原理。于两年后，创造出了世界上第一座原子钟，原子钟至今也是最先进的钟。它的运转是借助铯、氨原子的天然振动而完成的，它可以在300年内都能准确运转，误差十分小。
18到19世纪，钟表制造业逐步实行了工业化生产。
20世纪，开始进入石英化时期。
21世纪，根据原子钟原理而研制的能自动对时的电波钟表技术逐渐成熟。
钟表发展
编辑 语音
钟表工业发展
公元前140年到100年，古希腊人制造了用30至70个齿轮系统组成的奥林匹克运动会的计时器。 [2]
东汉公元78年－139年，张衡制造漏水转浑天仪，用齿轮系统把浑象和计时漏壶联结起来，漏壶滴水推动浑象均匀地旋转，一天刚好转一周，这是最早出现的机械钟。
1350年，意大利的丹蒂制造出第一台结构简单的机械打点塔钟，日差为15～30分钟，指示机构只有时针；1500～1510年，德国的亨莱思首先用钢发条代替重锤，创造了用冕状轮擒纵机构的小型机械钟；1582年前后，意大利的伽利略发明了重力摆；1657年，荷兰的惠更斯把重力摆引入机械钟，创立了摆钟。
1660年英国的胡克发明游丝，并用后退式擒纵机构代替了冕状轮擒纵机构；1673年，惠更斯又将摆轮游丝组成的调速器应用在可携带的钟表上；1675年，英国的克莱门特用叉瓦装置制成最简单的锚式擒纵机构，这种机构一直沿用在简便摆锤式挂钟中。
1695年，英国的汤姆平发明工字轮擒纵机构；1715年，英国的格雷厄姆又发明了静止式擒纵机构，弥补了后退式擒纵机构的不足，为发展精密机械钟表打下了基础；1765年，英国的马奇发明自由锚式擒纵机构，即现代叉瓦式擒纵机构的前身；1728～1759年，英国的哈里森制造出高精度的标准航海钟；1775～1780年，英国的阿诺德创造出精密表用擒纵机构。
18～19世纪，钟表制造业已逐步实现工业化生产，并达到相当高的水平。20世纪，随着电子工业的迅速发展，电池驱动钟、交流电钟、电机械表、指针式石英电子钟表、数字式石英电子钟表相继问世，钟表的日差已小于0.5秒，钟表进入了微电子技术与精密机械相结合的石英化新时期
钟表形式的演变
有关钟表的演变大致可以分为三个演变阶段，那就是：
1.从大型钟向小型钟演变。
2.从小型钟向袋表过渡。
3.从袋表向腕表发展。每一阶段的发展都是和当时的技术发明分不开的。
1088年，宋朝的科学家苏颂和韩工廉等人制造了水运仪象台，它是把浑仪、浑象和机械计时器组合起
钟表
来的装置。它以水力作为动力来源，具有科学的擒纵机构，高约12米，七米见方，分三层：上层放浑仪，进行天文观测；中层放浑象，可以模拟天体作同步演示；下层是该仪器的心脏，计时、报时、动力源的形成与输出都在这一层中。虽然几十年后毁于战乱，但它在世界钟表史上具有极其重要的意义。由此，中国著名的钟表大师、古钟表收藏家矫大羽先生提出了“中国人开创钟表史”的观点。
14世纪在欧洲的英、法等国的高大建筑物上出现了报时钟，钟的动力来源于用绳索悬挂重锤，利用地心引力产生的重力作用。15世纪末、16世纪初出现了铁制发条，使钟有了新的动力来源，也为钟的小型化创造了条件。1583年，意大利人伽利略建立了著名的等时性理论，也就是钟摆的理论基础。
1656 年，荷兰的科学家惠更斯应用伽利略的理论设计了钟摆，第二年，在他的指导下年轻钟匠S.Coster制造成功了第一个摆钟。1675年，他又用游丝取代了原始的钟摆，这样就形成了以发条为动力、以游丝为调速机构的小型钟，同时也为制造便于携带的袋表提供了条件。
18世纪期间发明了各种各样的擒纵机构，为袋表的进一步产生与发展奠定了基础。英国人George Graham在1726年完善了工字轮擒纵机构，它和之前发明的垂直放置的机轴擒纵机构不同，所以使得袋表机芯相对变薄。另外，
1757年左右英国人 Thomas Mudge发明了叉式擒纵机构，进一步提高了袋表计时的精确度。这期间一直到19世纪产生了一大批钟表生产厂家，为袋表的发展做出了贡献。19世纪后半叶，在一些女性的手镯上装上了小袋表，作为装饰品。那时人们只是把它看成是一件首饰，还没有完全认识到它的实用价值。直到人类历史进入20世纪，随着钟表制作工艺水平的提高以及科技和文明的巨大变革，才使得腕表地位的确立有了可能。
20世纪初，护士为了掌握时间就把小袋表挂在胸前，人们已经很注重它的实用性，要求方便、准确、耐用。尤其是第一次世界大战的爆发，袋表已经不能适应作战军人的需要，腕表的生产成为大势所趋。1926年，劳力士表厂制成了完全防水的手表表壳，获得专利并命名为oyster，第二年，一位勇敢的英国女性Mercedes Gleitze佩带着这种表完成了个人游泳横渡英伦海峡的壮举。这一事件也成为钟表历史上的重要转折点。从那以后，许多新的设计和技术也被应用在腕表上，成为真正意义上的带在手腕上的计时工具。紧接着的二战使腕表的生产量大幅度增加，价格也随之下降，使普通大众也可以拥有它。腕表的年代到来了。

一数字闹钟
数字闹钟，又称数字电子闹钟，是电子时钟的一种，其简便和准确性而得到消费者的认可。
中文名 ：数字闹钟
英文名 ：Digital alarm clock
又称 :数字电子闹钟
特点:高精度、高稳定度
基本原理:译码显示器对时对分功能
基本功能
1、高精度、高稳定度的时钟信号源2、用秒脉冲做信号源，构成数字钟显示秒、分、时
3、具有对时功能
4、具有整点提示和闹钟功能
基本原理
时分秒功能显示 基本原理图
1、60进制2、24进制
译码显示器
对时对分功能
整点报时功能
时装信号源
等方面组成的
二、数字电子钟的优缺点
1、优点
与传统的机械钟先比，电子钟性能更优异。电子钟的优点是，由于电子钟采用数字集成电路的发展和采用了先进的石英技术，使电子钟具有走时准确、性能稳定、携带方便等优点，电子钟用于定时自动报警、按时自动打铃、时间程序自动控制、定时广播及自动控制等各个领域。时钟是将小时、分钟、秒钟显示于人的肉眼的计时装置。而单片机模块中最常见的正是数字钟，数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。而LED电子定时闹钟是以单片机为基础的数字电路实现对时、分、秒的数字显示的数字计时装置，他的计时周期是24小时，另外应有校时功能和一些显示日期、闹钟等附件功能。一个基本的数字钟电路主要由译码显示器、“时”，“分”“秒”，“星期”计数器、校时电路、报时电路和振荡器组成。目前电子钟广泛用于各种私人和公众场合，成为我们生活、工作和学习中不可缺少的好帮手。由于时钟的实用性和在人们生活中的重要性，所以尝试设计以单片机为核心的数字时钟是很有意义的。钟表原先的报时功能已经原不能满足人们日益增长的要求，现代的电子时钟有带类似自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯，通断动力设备、甚至各种定时电气的自动启用等功能，我们厂家设计中LCD电子时钟采样LCD显示时间和日期年月，直观实用，而且可以方便的校调，附带的万年历和定时功能也是很方便和实用的
2、缺点
因为电子钟毕竟是电子产品，电子产品都有辐射，不过电子钟危害极低，几乎对人体构不成什么危害，不像手机的辐射那么大。
三.对人们的作用
1,可以让人们养成良好的作息习惯，拒绝懒惰。
2、对一些时间掌握力不强的人，做到提醒通知，是家庭里面不错的小助手。
3、在照顾婴儿的时段，可以提醒妈妈们按时喂奶，以免错过时间。
4、当你睡觉的时候，闹钟想起来会提醒你该起床了，不要耽误工作、学习等
5、当你在未来准备做某件事情的时候，提醒定好闹钟，到点提醒你需要做什么事了
6、对一些良好习惯的养成，有一个很好的辅助作用，对身体健康和生活是最有益处的。
7、可以帮助人们准确控制烹饪的时间。
第2章课程设计任务及要求
2.1设计任务
本设计要求的多功能数字钟的仿真具有如下功能。
(1)具有基本计时功能。
(2)闹钟功能，闹钟时间可调，闹钟自己到一定时间可停，中途可以通过按键停止。
2.2课程要求
完成原理图设计、模拟仿真，按要求完成设计报告。
1.理论设计部分
(1)独立完成系统的原理设计。说明系统实现的功能，应达到技术指标，进行方案论证，确定设计方案。
(2)画出电路图，说明各部分电路的工作原理，
2.模拟仿真
(1)根据理论设计用multisim7在计算机上进行仿真。验证所设计方案的正确性。

(2)分析电路的工作原理，写出仿真报告。
第3章系统设计
3.1方案论证
因为本次闹钟具有基本计时功能和闹钟功能，让闹钟时间可调，闹钟自己到一定时间可停，中途可以通过按键停止的功能。 所以要设计一个时钟有表示时间、设置闹铃的功能。其设计重点在两个部分:计时和闹钟。最主要的是第一一个部分，即计时部分，此计时复杂之处在于要完成秒、分、小时的进位转换，其中秒和分的显示是60进制， 而小时部分需要设计者进行一番思考， 因为小时部分要完成00_{23的循环，这样就存在三次十位的变化:从09变为10，从19变为20，从23变为00,这就不像60进制中只需要考虑末尾为9和高位为5两种情况。解决了00}23的计数循环也就解决了时钟部分的难点。时钟部分还需要完成秒分时的进位功能，此进位功能可以使用一个if的嵌套语句在完成循环的同时完成进位，也可以分割成为三部分，分别控制秒、分、时的进位情况，然后在三个部分之间使用进位信号来连接。
闹钟部分相对较容易，只需要设计一个寄存器，把设置好的数据存放在寄存器中，仅保留小时和分，当时钟的时间与寄存器中存放的闹钟时间一致时就输出响铃信号即可。
3.2.1结构框图及说明

3.2.2系统原理图及工作原理

:

工作原理
数字钟以其显示时间的直观性、走时准确性而受到了人们的欢迎并很快走进了千家万户。作为一种计时工具，数字钟的基本组成部分离不开计数器，在控制逻辑电路的控制下完成预定的各项功能
（1）、时基T 产生电路：
由晶振产生的频率非常稳定的脉冲，经整形、稳定电路后，产生一个频率为1Hz的、非常稳定的计数时钟脉冲。
（2）、控制逻辑电路：
产生调时、调分信号及位选信号。
调时、调分信号的产生：由计数器的计数过程可知，正常计数时，当秒计数器（60进制）计数到59 时，再来一个脉冲，则秒计数器清零，重新开始新一轮的计数，而进位则作为分计数器的计数脉冲，使分计数器计数加1。现在我们把电路稍做变动：把秒计数器的进位脉冲和一个频率为2Hz的脉冲信号同时接到一个2选1数据选择器的两个数据输入端，而位选信号则接一个脉冲按键开关，当按键开关不按下去时（即为0），则数据选择器将秒计数器的进位脉冲送到分计数器，此时，数字钟正常工作；当按键开关按下去时（即为1），则数据选择器将另外一个2Hz 的信号作为分计数器的计数脉冲，使其计数频率加快，当达到正确时间时，松开按键开关，从而达到调时的目的。调节小时的时间也一样的实现。
（3）、计数显示电路：
由计数部分、数据选择器、译码器组成，是时钟的关键部分。
计数部分：由两个60进制计数器和一个24 进制计数器组成，其中60 进制计数器可用6 进制计数器和10 进制计数器构成；24 进制的小时计数同样可用6 进制计数器和10 进制计数器得到：当计数器计数到24 时，“2”和“4”同时进行清零，则可实现24 进制计数。
数据选择器：84 输入14 输出的多路数据选择器，因为本实验用到了8个数码管（有两个用来产生隔离符号‘—’）。
译码器：七段译码器。译码器必须能译出‘—’，由实验二中译码器真值表可得：字母F 的8421BCD 码为“1111”，译码后为“1000111”，现在如果只译出‘—’，即字母F的中间一横，则译码后应为“0000001”，这样，在数码管上显示的就为‘—’。
3.3单元电路设计
3.3.1单元电路工作原理

第4章软件仿真
4.1仿真电路图.
.
4.2仿真过程
1、按照实验的设计图在multisim7的工作台，上连接仿真电路。
2、检查设计思路以及电路，按照设计框图原理，查看仿真电路与原理图是否吻合。不吻合则需要进行修改，反之就可以进行下一一步。
3、单击运行按钮运行仿真。
4、根据仿真情况与课程设计任务对比，对于不能实现的任务修改并调试程序，重新装载并重新运行调试伤真，直到实现能完全实现所要求的功能为止。
5、进一步改进和简化程序再进行调试仿真。
4.3仿真代码
module clock_top(second, minute,hour,m,h,a,b,c,c1,c2,c3,c4,c5,c6,reset);

output[6:0]c1,c2,c3,c4,c5,c6;

output a;
input b,c, reset;
input[7:0] m,h;

output[7:0] second, minute,hour;

wire[7:0] m,h;

wire b,c,clk, reset;

fenpin fenpin1 (reset,clk_out,clk);

clock clock1(second, minute, hour,clk ,m,h,a,b,c,c1,c2,c3,c4,c5,c6,reset);

endmodule

module clock (second, minute, hour,clk,m,h,a,b,c,c1,c2,c3,c4,c5,c6,reset) ;

output[6:0]c1,c2,c3,c4,c5,c6;

output a;

input b,c,clk, reset;

input[7:0] m,h;

output[7:0] second, minute, hour;

reg[7:0] second, minute, hour;

reg[6:0] c1,c2,c3,c4,c5,c6;

reg a;

reg [7:0] m_reg,h_reg;

wire second_c,minute_c;

//闹钟时间设置

always@(m or h)
begin

m_reg=m;

h_reg=h;

end

//时钟计数部分，完成秒、分、时的计数
always @ (posedge clk)

if (reset)

begin

second<=0;minute<=0;hour<=0;

end

else

begin

if(second[7:4]==5)

begin

if (second[3:0]==9)

begin

second<=0;

if (minute[7:4]==5)

begin

if (minute[3:0]==9)

begin

minute<=0;

if (hour[3:0]==3)

begin

if (hour[7:4]==2)

hour<=0;

else hour[3:0]<=hour [3:0]+4'b0001;

end

else if (hour[3:0]==9)

begin

hour[3:0]<=0;

hour[7:4]<=hour[7:4]+4'b0001;
end
else hour[3:0]<=hour[3:0]+4'b0001;

end

else minute[3:0]<=minute[3:0]+400001;

end

else if (minute[3:0]==9)

begin
minute[3:0]<=0;
minute[7:4]<=minute[7:4] +4'b0001;
end
else minute[3:0]<=minute[3:0]+4'b0001;
end

second[3:0]<=second[3:0] +4'b0001;
end
else if(second[3:0]==9)

begin
second[3:0]<=0;

second[7:4]<=second[7:4]+4'b0001;

end
else second[3:0]<=second[3:0] +4 'b0001;
end

//闹钟判断部分，c为闹钟启动信号，b为关闭信号

always @(minute or hour or c or b)

if(minutem_reg&&hourh_reg&&c==1)
begin

if(b==1)
a=0;
else a=1;
end
else
a=0;

//秒显示

always @(second[3:0])
begin
case(second[3:0])
4'b0000:c1=7'b1000000;
4'b0001:c1=7'b1111001;
4'b0010:c1=7'b0100100;
4'b0011:c1=7'b0110000;
4'b0100:c1=7'b0011001;
4'b0101:c1=7'b0010010;
4'b0110:c1=7'b0000010;
4'b0111:c1=7'b1011000;
4'b1000:c1=7'b0000000;
4'b1001:c1=7'b0010000;
default:c1=7'b1111111;
endcase
end

//秒显示

always @(second[7:4])

begin

case (second[7:4])

4'b0000:c2=7'b1000000;
4'b0001:c2=7'b1111001;
4'b0010:c2=7'b0100100;
4'b0011:c2=7'b0110000;
4'b0100:c2=7'b0011001;
4'b0101:c2=7'b0010010;
4'b0110:c2=7'b0000010;
4'b0111:c2=7'b1011000;
4'b1000:c2=7'b0000000;
4'b1001:c2=7'b0010000;
default:c2=7'b1111111;
endcase

end

//分显示

always @ (minute[3:0])
begin

case (minute[3:0])

4'b0000:c3=7'b1000000;
4'b0001:c3=7'b111001;
4'b0010:c3=7'b0100100;
4'b0011:c3=7'b0110000;
4'b0100:c3=7'b0011001;
4'b0101:c3=7'b0010010;
4'b0110:c3=7'b0000010;
4'b0111:c3=7'b1011000;
4'b1000:c3=7'b000000;
4'b1001:c3=7'b0010000;
default:c3=7'b111111;
endcase

end

//分显示

always @ (minute[7:4])

begin

case (minute[7:4])

4'b0000:c4=7'b1000000;
4'b0001:c4=7'b1111001;
4'b0010:c4=7'b0100100;
4'b0011:c4=7'b0110000;
4'b0100:c4=7'b0011001;
4'b0101:c4=7'b0010010;
4'b0110:c4=7'b0000010;
4'b0111:c4=7'b1011000;
4'b1001:c4=7'b0000000;
4'b1001:c4=7'b0010000;
default:c4=7'b1111111;
endcase

end

//小时显示

always @(hour[3:0])
begin

case(hour[3:0])
4'b0000:c5=7'b1000000;
4'b0001:c5=7'b1111001;
4'b0010:c5=7'b0100100;
4'b0011:c5=7'b0110000;
4'b0100:c5=7'b0011001;
4'b0101:c5=7'b0010010;
4'b0111:c5=7'b1011000;
4'b1000:c5=7'b0000000;
4'b1001:c5=7'b0010000;
default:c5=7'b1111111;
endcase
end
//小时显示

always @ (hour[7:4])

begin

case (hour[7:4])

4'b0000:c6=7'b1000000;
4'b0001:c6=7'b1111001;
4'b0010:c6=7'b0100100;
4'b0011:c6=7'b0110000;
4'b0101:c6=7'b0010010;
4'b0110:c6=7'b0000010;
4'b0111:c6=7'b1011000;
4'b1001:c6=7'b0010000;
default:c6=7'b1111111;

endcase

end

endmodule

//分频器模块，将晶振得到的固定时钟变为周期为1s的时钟
module fenpin(reset,clk_out,clk);

input clk, reset;

output clk_out;

reg c1k_out;

reg[24:0] count;

/* //此段部分用于DE2-115开发板验证

always @ (posedge clk)

begin

if (reset)

count<=0;

else if (count==25'bl_ 1001_ 0000_ 0000_ 0000_ 0000_ 0000)
begin

count<=0;

clk<=~clk_ out;

end

else

end
*/

always @(clk) //此代码仅用于仿真

c1k_out=clk;

endmodule

module tbclk;

wire[6:0]c1,c2,c3,c4,c5,c6;

wire a;

wire[7:0] second, minute, hour;

reg b,c,clk, reset;

reg[7:0] m,h;

initial
begin
clk=0;

reset=0;

h=8'h02;

m=8'h30;

c=1;

b=0;

#10 reset=1;

@ (posedge a);
#10 b=1;

#20 b=0;h=8'h4;
m=8'h0;

@ (posedge a);
#200 Sstop;
end

always #5 clk=~clk;

clock_top

clktop (second,minute, hour,m,h,a,b,c1,c2,c3,c4,c5,c6,reset);
endmodule;
4.4仿真结果

实验结果符合要求
第5章 调试
5.1 调试过程
(1)具有基本计时功能。
(2)闹钟功能，闹钟时间可调，闹钟自己到一定时间可停，中途可以通过按键停止。
(2)(1) 启动仿真电路，可观察到数字时钟的秒位开始计时，计数到60后异步清零,并进位到分计时电路。
(2)观察到数字时钟的分为开始计时，计数到60后异步清零，并进位到时计时电路。
(3)开关J1可控制时计时电路的二十四进制或十二进制计数方式的选择。单击控制键"空格”，可实现计数方式的转换。
(4)控制键"A"B”、 “C”可控制将校时所用2HZ时钟脉冲直接引入时、分、秒计数器,从而实现校时、校分、校秒功能。
(5)出现整点，即时计数器出现变化时,蜂鸣器会发出相应点数的报时(为得到短促响亮的声响，一般将蜂鸣器的频率设置为1KHz)。
(3)对仿真图进行调试看看是否具有以下功能
(4)发现仿真图上基本符合要求可以具有基本计时功能和闹钟功能，并闹钟时间可调，闹钟自己到一定时间可停，中途可以通过按键来停止。可以称得上数字闹钟，如果有能力可以本设计可以在如下方面进行功能扩展。
(1)可以把校验位出错的情况也进行纠错。
(2)扩大位数，本设计中4位数据和3位校验码，可以扩大到11位数据和4位校验码，基本原来相似，只需修改运算代码即可。
第6章结论:
通过这次也让我对数字钟的设计与制作,了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理 Multisim软件有时会出问题,在理论上可行的电路在调试中未必能显示出来，这就需要耐心、仔细地分析和解决问题，不断地尝试才能得出正确的答案。
参考文献
百度
数字逻辑基础与Verilg设计
Verilog HDL
收获、体会和建议
从最初的茫然，到慢慢的进入状态,再到对思路逐渐的清晰，整个写作过程难以用语言来表达。遇到困难，我会觉得无从下手，不知从何写起；当困难解决了,我会觉得豁然开朗，思路打开了；当毕业设计经过一次次的修改后，基本成形的时候，我觉得很有成就感。毕业设计的写作是一个长期的过程，需要不断的进行精心的修改，不断地去整理各方面的资料，不断的想出新的创意，认真总结。历经了这么久的努力，
在两个周的努力下，在经过了不停的学习与克服困难后,实现了实验与论文的完成，在此，衷心的向老师还有我的搭档表示谢意,从实验开始的懵懵懂懂到现在，老师总是悉心的为我们提供最为全面的解答，在不断的尝试与学习后，我们慢慢的掌握了实验各个方面的要求以及对论文的写作。老师的悉心指导，无时无刻的帮助我们，用充满知识与耐心的教导，方方面面的为我们解决问题。
在这段时间的学习中，各种问题不断出现，但我们没有放弃，迎难而上，实验上不懂的操作，我们就向同学请教，在此，也感谢帮助过我们的同学，正是因为你们的耐心解答，才能让我们成功的完成这次实验。
在今后的工作与生活中，
本学期我们开设了数字逻辑实验课，在实验课中，我学到了很多在平时的学习中学习不到的东西。为期六周的的实验就要画上一个圆满的句号了，回顾这六周的学习，感觉十分的充实，通过亲自动手，使我进一步了解了数字逻辑实验的基本过程和基本方法，为我今后的学习奠定了良好的实验基础。
首先，在对所学的理论课而言，实验给了我们一个很好的把理论应用到实践的平台，让我们能够很好的把书本知识转化到实际能力，提高了对于理论知识的理解,认识和掌握。其次，对于个人能力而言，实验很好的解决了我们实践能力不足且得不到很好锻炼机会的矛盾，通过实验，提高了自身的实践能力和思考能力，并且能够通过实验很好解决自己对于理论的学习
不过说实话，在做试验之前，我以为不会难做,就像以前做的实验一样，操作应该不会很难，做完实验之后两下子就将实验报告写完，直到做完几次实验后，我才知道其实并不容易做。它真的不像我想象中的那么简单，天真的以为自己把平时的理论课学好就可以很顺利的完成实验，事实证明我错了。在最后的综合实验中，我更是受益匪浅。

学习的过程中，我深深体会到，学习不单单要将理论知识学扎实了，更重要的是实际动手操作能力，学完了课本知识，我并没有觉得自己有多大的提高，但是在随后的实验过程中我真的感觉学会了很多，学到了很多知识，在实践中更加理解了书本.上的理论知识的经典所在以及这门学科的意义和用处!真心希望以后的课程都能将理论与实践充分的结合起来，在实践的过程中串联书本的知识，让理论化为实践的力量!
过程中经历的一次一次的修改，但在最后写出论文成稿时还是有成就感在心中的.这当中多亏了我论文的指导老师曹老师对我耐心的指导，在论文选题、提纲内容方面都给我提供很多建议。同时在写论文的过程中，让我深刻的认识到了我所掌握的知识还很有限，还需要在平时多多积累与学科相关的知识。为以后的学习生活奠定基础！在站的制作过程中，我遇到了不少问题,有些是超出自己的能力范围的，每当无法实现自己的想法或是运行出现问题时，情绪就会浮躁，但我没有放弃，而是适时地调整自己的心态，在同学和老师的帮助下，经过努力，终于完成了本次毕业设计。越是不懂的东西越要去学，在学习的过程中，你会收获很多。指点是学习最有效的方法，有些问题你苦思不得其解时，旁人指点一下，你就会恍然十悟、既节省时间又提高效率。
博客地址
王亚林；
https://editor.csdn.net/md/?articleId=118070355
https://editor.csdn.net/md/?articleId=118070796
https://blog.csdn.net/weixin_56136851/article/details/118070476
https://blog.csdn.net/weixin_56136851/article/details/118310953

范磊磊
1https://blog.csdn.net/weixin_56136851/article/details/118386125
2https://blog.csdn.net/weixin_56136851/article/details/118385260
3https://blog.csdn.net/weixin_56136851/article/details/118385148
4https://blog.csdn.net/weixin_56136851/article/details/118246853