2. 用vcs 和vedi 编译 仿真验证环境

已于 2023-09-22 11:20:25 修改
阅读量392 收藏 1
点赞数
文章标签： jvm
于 2023-09-04 21:04:29 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_58780313/article/details/127227453
版权
本文介绍了如何使用VCS编译仿真验证环境，并生成FSDB波形文件，包括添加代码到tb顶层文件，使用-v2k、-debug_access+all等编译选项，以及通过Verdi打开波形的方法。强调了在验证环境中必须包含$finish标志的重要性。
摘要由CSDN通过智能技术生成

这个路径里面有三种方法

VCS dump fsdb 波形_hh199203的博客-CSDN博客_dump fsdb

1. 自己试验过的成功的案例。 路径：  /home/sechen/Documents/pratice/ex1  

如果需要dump 波形的话

a. 首先需要在tb 顶层文件中加入下面的代码（最后一个DMA 的没加也可以dump 成功）

b. 用下面的命令编译仿真

    vcs -R +v2k -debug_access+all -sverilog -f file.f -l run.log +DUMP_FSDB

-R 表示编译完之后立马运行



最低0.47元/天 解锁文章
#VCS#关于 ＜-debug*＞ 和 ＜-debug_access*＞ 切记晕头转向
那么菜的博客
01-22 6731
为了仿真性能的提高，我们可以在编译时使用-debug_access+选项，来更好地控制仿真中调试的功能。与-debug_pp选项相比，-debug_access选项允许存储VPD和FSDB文件以进行后处理调试，并减少不必要的调试选项。可以使用-debug_access+指定其他选项，以有选择地启用所需的调试功能。 只启用所需的调试功能，即可优化仿真性能。语法： debug_access(+<option>)* -debug_access支持的选项： 选项 描述 r The -d
win10下通过Docker使用vcs和verdi
Derek Qu的博客
05-12 2967
本教程通过win10下的docker实现，过程简单，不需要自己进行破解，同时是通过wsl方式实现，比虚拟机效率会更加高一些。 镜像是由网友制作的，eetop链接为：http://bbs.eetop.cn/thread-883833-1-1.html 转载自 https://www.cnblogs.com/icparadigm/p/13827684.html 仅供个人学习使用 win10下安装docker 在官网找到win10的docker安装包，进行安装 https://docs.docker.com/do
VCS与VERDI编译仿真
JYHZBDX的博客
08-20 1440
VERDI最初属于novas公司，后来被synopsys公司收购，目前VERDI与VCS都属于synopsys公司。在VCS中仿真执行的操作基本可以在VERDI中复现，且VERDI的复现方式更简单。VERDI提供了两种分析引擎来分析波形，分别是KDB和FSDB，同时提供了四种分析工具，分别是nWave（波形分析）\nSchema（原理图分析）\nTrace（源代码分析）\nFSM（有限状态机分析），其中只有nWave可以单独调起。
【IC验证】vcs+verdi联合仿真及makefile文档编写（systemverilog和UVM）
最新发布
weixin_47730622的博客
10-29 1451
【IC验证】vcs+verdi联合仿真及makefile文档编写（systemverilog和UVM）
怎么利用VCS产生fsdb文件
kevindas的博客
01-08 2万+
fsdb即Fast Signal DataBase，是Spring Soft公司（原Novas）的Verdi（原Debussy）所支持的波形文件，相对比VCD波形文件，fsdb只对仿真过程中有用的信号进行存储，除去了VCD中的冗余信息，自然所占存储空间较小。VCD是IEEE1364所定义的标准波形存储文件，所以可以使用verilog的系统函数dumpVCD来dump VCD的波形文件，但是fsdb...
VCS+Verdi联合仿真教程
hzmscut的博客
06-25 1184
VCS是编译型Verilog模拟器，它完全支持OVI标准的Verilog HDL语言、PLI和SDF。VCS具有目前行业中最高的模拟性能，其出色的内存管理能力足以支持千万门级的ASIC设计，而其模拟精度也完全满足深亚微米ASIC Sign-Off的要求。VCS结合了节拍式算法和事件驱动算法，具有高性能、大规模和高精度的特点，适用于从行为级、RTL到Sign-Off等各个阶段。VCS已经将CoverMeter中所有的覆盖率测试功能集成，并提供VeraLite、CycleC等智能验证方法。
vcs+verdi安装教程
tzc_tzc的博客
07-19 4864
此教程仅供个人学习使用，不得转载 安装包下载 点击此链接，关注这个作者微信公众号，然后回复105获取链接（ps:不是我的公众号，感谢该号作者的分享） 安装过程 /home下新建synopsys文件夹，然后在此文件夹下新建vcs，scl, verdi三个文件夹，安装过程参考博客1。提示：解压SynopsysInstaller.rar后，执行sudo chmod 755 SynopsysInstaller_v3.3.run，然后运行该run文件，之后会得到setup.sh文件，如果该文件无法执行，请继续
vcs工具，使用手册，编译仿真参数
01-12
2. **先进模拟技术**：VCS支持原生低功耗仿真、X-传播（用于检测和解决竞争条件）、SystemC和AMS（模拟混合信号）协同仿真，这些特性提高了模拟的准确性和效率。 3. **综合集成的规划、覆盖率、调试和执行管理**：...
使用vcs配合vivado进行仿真
05-11
VCS可以与Vivado集成，以便更好地进行仿真和验证。 现在，让我们来看一下如何使用VCS配合Vivado进行仿真。 首先，我们需要在Vivado工程中添加VCS仿真设置。为此，我们需要运行report_simlib_info TCL命令，以查看...
VCS+Verdi联合仿真详细教程
02-28
在Linux环境下使用VCS和Verdi进行仿真的步骤包括：配置VCS和Verdi环境、编写Verilog代码、编译仿真和波形查看等。本文还提供了一个实用的示例项目，展示了如何新建一个src、tb和sim的文件夹，并编写Verilog代码和...
vcs和verdi联合仿真（初学者可以用来熟悉脚本写法）.pdf
05-30
在数字设计验证领域，VCS（Verilog Compiler Simulator）和Verdi是两个重要的工具。VCS是一款编译器仿真器，主要用于执行Verilog代码的仿真测试，而Verdi是一种波形查看器，用于分析仿真结果。它们通常联合使用，...
【个人笔记】VCS工具与命令
Hide_in_Code
09-01 3138
VCS 要进行simulate，有 two-step flow 和 three-step flow 两种方式。内容先compile，再simulate特点：仅支持 verilog HDL 和 SV. （对我已经enough了)理解compile是构建design的实例层次，得到一个可执行的二进制文件simv，用于后续仿真；simulate是进行具体的仿真。内容先analysis，然后elaboration，再simulate.特点：用于VHDL和verilog两个混合design的仿真。理解。
VCS & Verdi 联合仿真总结
热门推荐
争取早日成为硅农
01-17 4万+
VCS（Verilog Compilation and Simulation）是一种常用的Verilog编译和仿真工具，广泛应用于硬件设计和验证领域。它是Synopsys公司开发的一款商业化工具，提供了强大的功能和性能，被认为是业界的主流仿真工具之一。编译器：VCS提供了高效的Verilog编译器，支持Verilog-1995、Verilog-2001和SystemVerilog语言标准。它能够将Verilog代码转换为可执行的仿真文件，并进行优化以提高仿真性能。
VCS使用记录
ltfysa的博客
09-02 1172
一般公司都会搭建好仿真环境，用vcs进行仿真，verdi进行波形查看及代码debug。 在创建仿真环境时：写makefile 脚本进行仿真 如上即makefile脚本。 为了规范化文件分类，目录层次如下
vcs 较全
mezheng的专栏
10-10 2527
1．环境： 两台SUN Fire 480 , A1000的阵列。Oracle 9i 环境。 每台480主机上面有6个网络接口。 --------------------------------------------------------------------- ce0       用来连接公网 ce1        eri0  fcip0 qfe0 qfe1
VCS （Verilog Compile Simulator）如何使用
buzhiquxiang的博客
01-08 7526
IEEE1364:verilog语言的仿真基于分层的事件队列 VCS 仿真模块的顺序（先从没有延迟的事件开始，执行它们，然后把时间设为0，然后按照时间顺序依次执行各个时间，同一层的时间，什么执行顺序都是可以的）： ...
VCS安装
dacming的博客
02-21 4413
在windows下运行scl_keygen_2030.zip下的scl_keygen.exe，最好关闭杀毒软件，在【HOST ID Daemon】和【HOST ID Feature】填写MAC地址，要将:去掉，【HOST Name】填写主机名，【Port】选择27000。回到synopsysinstaller_v5.0目录下，运行“./setup.sh -install_as_root”开始安装，点击start，然后默认点击【Next】即可。选择安装包的路径，点击选择scl_v2018.06，
Windows下verilog仿真环境的搭建
a_weiming的博客
11-27 1万+
Windows下仿真环境的搭建 2.1 Debussy Debussy是NOVAS Software, Inc（思源科技）发展的HDL Debug &amp;amp;amp;amp; Analysis tool，这套软体主要不是用来跑模拟或看波形，它最强大的功能是：能够在HDL source code、schematic diagram、waveform、state bubble diagram之间，即时做trace，协...
WIN10 WSL子系统安装VCS+VERDI,提供图形界面Xming
qq_33267164的博客
02-10 8124
在日常工作中，ICer的工作环境都是在服务器上，大型的模拟仿真需要较高的服务器配置。但是拥有一个小型的安装有所需Linux+EDA工具的移动工作平台，无疑将是一件爽不可言的事情。 最近新购置了一台轻薄本，准备用于移动办公，自己之前的老笔记本上安装有win+linux双系统，并在Linux上安装了IES，VCS+VERDI等全套的芯片设计验证工具链。这使得我非常希望新的轻薄本上也能兼顾这种需求。但是...
VCS编译与仿真详解
"这篇文章除了介绍VCS的基本概念，还详细讲解了VCS的工作流程，包括编译和仿真的细节，以及如何利用VCS进行设计验证。文章还涉及了编译的关键特性，如+plusarg_save选项，重定义parameter参数值，条件表达式中的X/Z...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值
>