【ADC&FPGA】基于ZCU102+FMCJESDADC1的数据采集项目之篇（1）：项目介绍

已于 2024-05-27 00:16:29 修改
阅读量892 收藏 4
点赞数 6
分类专栏： ADC & FPGA 文章标签： fpga开发
于 2024-05-24 23:53:56 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_59105807/article/details/139186395
版权

项目介绍

        项目目标简单来说，就是基于ZCU102 FPGA平台，通过FMC把FMCJESDADC1子板上的2路ADC数据采集到FPGA内部，并对采集到的数据做解调处理，恢复出基带信号。

        需实现的关键功能：

      （1）在FPGA上实现SPI Master功能，并通过其完成ADC子板上时钟芯片（AD9517-3）及2路ADC芯片（AD9250）的配置。

      （2）实现JESD204b接口，并与AD9250完成链路建立和数据接收，重新拼接恢复出ADC数据。

      （3）将恢复的ADC数据进行混频及滤波处理，恢复出基带信号。

 

ZCU102 FPGA介绍

如下图是ZCU102 FPGA示意图，本项目中所使用资源及接口有：

  • ⑦位置的调试串口
  • ⑥位置的SD卡
  • 23位置的LED，用于指示内部逻辑状态
  • 31位置的HPC0 FMC接口，用于对接FMCJESDADC1

0a8c0fd901f8412baa9bd6ce63593c74.png

 

FMCJESDADC1介绍

FMCJESDADC1子板具体：

  • AD9175-3 时钟芯片，用于提供ADC采样时钟及JESD SERDES参考时钟、JESD控制器主工作时钟。
  • 2颗AD9250 ADC芯片，高达250MHz的采样率，支持14bit采样位宽。

8f72163e49234699a2be0a250c4318fa.png

   6bd0069b85c341aeb8df65d533d100a4.png

 

可用资源

 

  • FMCJESDADC1子板资料

AD-FMCJESDADC1-EBZ Zynq Quick Start Guide [Analog Devices Wiki]

 

  • AD9715-1芯片资料

https://www.analog.com/media/en/technical-documentation/data-sheets/ad9517-3.pdf

 

  • AD9520芯片资料

https://www.analog.com/media/en/technical-documentation/data-sheets/AD9520-3.pdf

 

funnydigitalworld
关注
  • 6
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
rc-fpga-zcu:将fpga-zynq（火箭芯片）移植到Xilinx ZYNQ Ultrascale +板（ZCU102）
05-19
Xilinx ZYNQ Ultrascale + ZCU102上的RISC-V火箭芯片关于这个仓库这是FPGA 上RISC-V的ZCU102端口。 ZCU102至少可以容纳四芯RISC-V核火箭芯片。 该存储库的火箭芯片版本与原始存储库相同，该原始存储库在2018年4月。 ...
ZCU102原理图-quickstart-user guide基础文档
03-30
ZCU102是一款基于Zynq UltraScale+ MPSoC（多处理器系统级芯片）的平台，集成了FPGA（现场可编程门阵列）和处理器系统，广泛应用于数据处理、图像处理和机器学习等领域。本文将围绕ZCU102的硬件架构、QuickStart快速...
【ADC&FPGA】基于ZCU102+FMCJESDADC1的数据采集项目之篇（3）：SPI配置
壁立千仞，无欲则刚
05-28 561
如何对FMC子板上的AD9517和AD9250芯片做配置，这是个让人困惑的问题。不就是简单的SPI配置嘛，为什么让人困惑呢？主要是因为：FMC子板上的AD9517和AD9250芯片的SPI不是和FPGA直接连接的，中间还有个CPLD。AD9517的SPI和2个AD9250的SPI都是跟CPLD相连。而CPLD只有一个SPI与FPGA相连。如下图所示：可以推测的是，CPLD肯定对SPI做某种译码，但是在网上实在找不到关于这个CPLD对SPI的处理描述。
【ADC&FPGA】基于ZCU102+FMCJESDADC1的数据采集项目之篇（2）：阶段目标
壁立千仞，无欲则刚
05-26 794
如前篇所述，终极目标是：通过纯FPGA控制把FMCJESDADC1子板上的2路ADC数据采集到FPGA内部，并对采集到的数据做解调处理。基于上述考虑，本项目分2个阶段完成。
ZYNQ ZCU102 SPI 自测
wkn_cxy的博客
05-01 2616
ZYNQ Ultrascale+ MPSoc ZCU102 SPI 自测
【ADC&FPGA】基于ZCU102+FMCJESDADC1的数据采集项目之篇（4）：搭建PS工程
壁立千仞，无欲则刚
05-30 344
本篇的目的就是：搭建一个带PS处理器的工程，并通过PS端的AXI总线和总线桥连接，分出2个AXI Master端口。其中一路连到AD9250_SPI_TOP模块，该模块可根据AXI的命令产生SPI的读写时序。另外一路连到AD9250_JESD_TOP模块，该模块包括JESD控制器及所需的Serdes，通过AXI可读写JESD控制器寄存器。所以，总结来说：本篇的工程就是为了在PS处理器可以访问SPI接口及JESD寄存器，为后续调试做提供硬件基础。
ADS42LB69+ZYNQ zcu102调试记录
诚朴勇毅
10-09 3092
近期采用ZYNQ开发板zcu102，结合FMC的AD板卡做数据采集，AD采样频率250MHz，AD芯片是ADS42LB69，是一个双通道的高速AD，今天终于调通了一路，记录于此 首先最最重要的是时钟线的引脚分配，我之前就是被这个问题折磨的不行 set_property PACKAGE_PIN N9 [get_ports adc_1_dclk_p_in] #ad的输出时钟，差分时钟250MHz set_property IOSTANDARD DIFF_HSTL_I_18 [get_ports ad
AD9175BBPZ 一款高性能双通道16位数模转换器(DAC)
A_CaryWang的博客
06-17 332
AD9175 支持高达 3.08 GSPS 的复用数据速率（同相/正交 (I/Q)），或高达 3.4 GSPS 的非复用数据速率（实际），并能够将多个复用输入数据流分配给指定通道以进行单独处理。AD9175 还支持超宽数据速率模式，允许绕过信道选择器和主数据路径提供高达 3.4 GSPS 的最大数据速率，作为双通道 11 位 DAC。• 可选择内插滤波器，适用于全套输入数据速率• 1×、2×、3×、4×、6× 和 8× 可配置数据通道插值。• 1×、2×、4×、6×、8× 和 12× 可配置最终插值。
523-（ZCU102E的pin兼容替代卡） 基于 XCZU15EG的双 FMC通用信号处理板
weixin_47007326的博客
03-03 479
本板卡基于Xilinx Zynq Ultrascale+ MPSOC系列SOC XCZU15EG-FFVB1156架构，PS端搭载一组64-bit DDR4，容量32Gb，最高可稳定运行在2400MT/s，1路USB3.0接口、1路千兆网络接口、1路DP接口，2路RS232,2路Can接口。板卡具有自控上电顺序，支持多种启动模式，如Nor Flash启动，EMMC启动，SD卡启动等。PL端接一组64-bit DDR4，容量32Gb，最高可稳定运行在2400MT/s；接双FMC连接器，1组连接8个GTH，LA
zcu102开发板实现 虚拟jtag
qq_40309341的博客
09-22 632
开发板zcu102； petalinux2020.1 需要自备一个FMC转JTAG的子卡； 此篇记录自己实现的过程，以备查询； 1、整个流程连接： https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/644579329/Xilinx+Virtual+Cable 注意：在内核版本出，该连接提示要修改的部分，可以不用修改，否则编译错误。 2、文档资料连接： https://china.xilinx.com/content/dam/xilinx/suppor
ZCU102 PYNQ v2.7镜像
06-10
硬件版本：HW-Z1-ZCU102 REVISION 1.1 PYNQ版本：v2.7 操作系统版本：Ubuntu 18.04.4 Xilinx工具版本：2020.2 板级支持包版本：xilinx-zcu102-v2020.2-final.bsp rootfs版本：focal.aarch64.2.7.0_2021_11_17.tar.gz
xilinx-zcu102-PS端PCIE接口配置调试（基于petalinux）
11-30
在本文中，我们将深入探讨如何在Xilinx ZCU102开发板上配置和调试基于PetaLinux的PS端PCIe接口。ZCU102是一款功能强大的Zynq UltraScale+ MPSoC演示板，它集成了高性能的处理器系统（PS）和可编程逻辑（PL），能够...
zcu102用PL读写DDR4
07-10
1. ZCU102开发板：ZCU102是Xilinx推出的一款高性能、多用途的评估和开发平台，它搭载了Zynq UltraScale+ MPSoC系列的高端芯片，该芯片集成了FPGA和处理器系统，支持高速数据处理和接口连接。 2. DDR4内存：DDR4是一...
更改ZCU104评估板FMC接口的I/O核心供电电压
Markus_xu的博客
03-21 2398
目录一、前言二、原因分析三、解决方案1. 裸机系统或纯FPGA修改电压2.Petalinux下修改FMC电压四、参考资料网页文档 一、前言 本文的环境均为2020.2版本，版本之间有一定差异，请读者自行鉴别。 本文的方法不仅只适用于ZCU104开发板，对其他如ZCU102、ZCU106开发板一样适用。 本文涉及到如何使用补丁文件对FSBL进行修改的操作，需要读者熟悉Petalinux和Git的操作方式。 若出现问题建议读者上Xilinx官方论坛进行搜索。 二、原因分析 最近在用ZCU104这块Xilin
FPGA 项目菜单功能比较
bjcyck的博客
07-09 1069
FPGA I/O：最适合直接与外部设备交互的应用。：最适合需要高频操作和精确时序控制的应用。Register：最适合需要复杂数据处理和计算的应用。Handshake：最适合需要可靠数据传输和同步的应用。Memory：最适合需要大容量数据存储和快速存取的应用。FIFO：最适合需要高效数据流处理和速度匹配的应用。：最适合需要高级功能集成和简化设计的应用。
Zynq系列FPGA实现SDI视频编解码+图像缩放+多路视频拼接，基于GTX高速接口，提供8套工程源码和技术支持
qq_41667729的博客
07-09 1115
Zynq系列FPGA实现SDI视频编解码+图像缩放+多路视频拼接，基于GTX高速接口，提供8套工程源码和技术支持
FPGA笔试
最新发布
weixin_60010850的博客
07-13 88
1、半加器不考虑输入的进位，称之为半加。2、全加器反之，考虑进位。
【FPGA】Verilog 中 typedef enum 用法教程
sqqwm的专栏
07-08 633
在 Verilog 编程中，typedef enum 是 SystemVerilog (SV) 的一个特性，它提供了一种定义新类型的方法，使得代码更加清晰和易于管理。本教程将介绍 typedef enum 的基本用法。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值