运行仿真可得图所示的功能仿真波形图，图中在复位信号失效后计数器随即开始从23计数至3，此时 stop 信号变为低电平，计数器处于暂停状态。当stop回复到高电平时计数器的时间继续减少，直到减少为0，此时电路输出 over 高电平，表示计时结束，功能验证正常。
将设计代码移植到 Quartus 中可得图所示的模块结构图，点击可得其中每个模块的电路图，图显示的是分频器电路，图显示的是倒计时电路，图显示的是最后的七段数码管译码电路，下载至开发板即可实现最后功能。
图示
总结
需要注意代码是否敲错，检查编译过程中头文件是否一致，总之需要我们仔细检查看
视频链接https://v.youku.com/v_show/id_XNTkyODQyMjI0MA==.html?scene=long&playMode=pugv&sharekey=cb98403614ab4ed7b44e4e0ef10c05ea1
扫一扫
356
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
