【FPGA】Nios-II编程入门

已于 2024-05-14 21:29:38 修改
阅读量592 收藏 28
点赞数 30
文章标签： fpga开发
于 2024-05-14 21:29:01 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_62901798/article/details/138859690
版权

文章目录

一、 在DE2-115开发板上Verilog实现流水灯

新建项目，写入代码

module led_ctrl #(parameter TIME_0_5S = 25_000_000)(
    input               sys_clk     ,
    input               sys_rst_n   ,
    output  reg [7:0]   led     
);
    reg     [24:0]      cnt     ;
    wire                add_cnt ;
    wire                end_cnt ;
    reg     [2:0]       cnt1;
    wire                add_cnt1;
    wire                end_cnt1;

    always @(posedge sys_clk or negedge sys_rst_n)begin
        if(!sys_rst_n) begin
            cnt <= 25'b0;
        end
        else if(add_cnt) begin
            if(end_cnt) begin
                cnt <= 25'b0;
            end
            else begin
                cnt <= cnt+1'b1;
            end
        end
        else begin
            cnt <= cnt;
        end
    end

    // 异步复位
    always @(posedge sys_clk or negedge sys_rst_n) begin
        if(!sys_rst_n)begin
            cnt1 <= 3'b0;
        end
        else if(add_cnt1) begin
            if(end_cnt1)begin
                cnt1 <= 3'b0;
            end
            else begin
                cnt1 <= cnt1 + 1'b1;
            end
        end
    end

    always @(posedge sys_clk or negedge sys_rst_n)begin
        if(!sys_rst_n)begin
            led <= 8'b0;
        end
        else begin
            case (cnt1)
                3'b000 : led <= 8'b0000_0001;
                3'b001 : led <= 8'b0000_0010;
                3'b010 : led <= 8'b0000_0100;
                3'b011 : led <= 8'b0000_1000;
                3'b100 : led <= 8'b0001_0000;
                3'b101 : led <= 8'b0010_0000;
                3'b110 : led <= 8'b0100_0000;
                3'b111 : led <= 8'b1000_0000;
                default: led <= led;
            endcase
        end
    end


    assign add_cnt = 1'b1;
    assign end_cnt = add_cnt && cnt == TIME_0_5S - 1;
    assign add_cnt1 = (cnt == TIME_0_5S-1);
    assign end_cnt1 = add_cnt1 && cnt1 == 3'b111;

endmodule

配置引脚
在这里插入图片描述
运行结果
在这里插入图片描述

二、 在DE2-115开发板上Nios-II编程流水灯

（一）、硬件设计

1.新建项目

2.进行 Qsys 系统设计

1、点击 Tools 下拉菜单下的 Platform Designer 工具
在这里插入图片描述

2、启动 Platform Designer 后，点击 File-save，如图 所示，在文件名中填写为 kernel后点击 OK。
在这里插入图片描述
在这里插入图片描述

3、鼠标放在 clk_0 处点击右键 Edit 或是双击 clk_0 元件，对 Clock 进行时钟设置，设为 50M，如图 所示。
在这里插入图片描述

3、添加 CPU 和外围器件

从 PD 的元件池中选择以下元件加入到当前设计的系统中：Nios II 32-bit CPU、jtag uart、片上存储器、PIO、system ID。

1、添加 Nios II 32-bit CPU
1、在“component library”标签栏中找到“Nios II Processor”后点击 Add（在查找窗口输出 nios 即可）。
在这里插入图片描述
2、在 Nios Core 栏中选择 Nios II/f 选项，其他保持默认选项，如图：
在这里插入图片描述
3、在”Caches and Memory Interfaces”标签栏中保持默认设置（Instruction Cache 选择4Kbytes）。如图 所示：
在这里插入图片描述4、其他标签栏中均保持默认设置。
5、点击 Finish 回到 PD 界面。
6、将 nios2_qsys_0 重命名为 cpu，点击”Rename”即可重新命名，操作完成后如图 所示
在这里插入图片描述
7、将 cpu 的 clk 和 reste_n 分别与系统时钟 clk_0 的 clk 和 clk_reset 相连，如图所示。
在这里插入图片描述
2、添加 jtag uart 接口
jtag uart 接口是 Nios II 嵌入式处理器新添加的接口元件，通过内嵌在 Intel FPGA 内部的 JTAG 电路，可以实现在 PC 主机与 Qsys 系统之间进行串行字符流通信。
1、从下图左侧”Component Library”标签栏中的查找窗口输入 jtag 找到”JTAG UART ”，然后点击 Add。
在这里插入图片描述
2、在 JTAG UART-jtag-uart_0 的设置向导中保持默认选项，点击 Finish。
3、返回”System Contents”标签栏可以看到新加入的”JTAG UART”核。在”Name”列中将 jtag-uart_0 重命名为 jtag-uart。
4、进行 clk、reset 以及 master-slave 的连线。
5、进行中断 irq 连线。最终完成图如下：
在这里插入图片描述
3、添加片上存储器 On-Chip Memory(RAM)核
1、从下图左侧”Component Library”标签栏中的查找窗口输入 On Chip 找到”On-Chip Memory(RAM or ROM)”后点击 Add。
在这里插入图片描述2、在”Size”栏中的”Total memory size”窗口中输入 40960（即片上内存的大小为 40KB），其余选项保持默认，点击 Finish。如下图所示。
在这里插入图片描述
3、返回”System Contents”标签栏可以看到新加入的”On-Chip Memory”核。在”Name”列中将 onchip_memory2_0 改名为 onchip_ram。
4、进行时钟、数据端口、指令端口的连接，连接后如下图所示。
在这里插入图片描述4、添加 PIO 接口
1、从下图左侧”Component Library”标签栏中的查找窗口输入 pio 找到”PIO”后点击Add。
在这里插入图片描述
2、确定以下选项：Width 为 8bits，Direction 选择 output，其余选项保持默认，点击Finish。如下图所示。
在这里插入图片描述
3、返回”System Contents”标签栏可以看到新加入的”PIO”核。在”Name”列中将
pio_0 改名为 pio_led。并在在 Export 栏处双击，把输出口引出来，并命名为 out_led。
4、进行时钟、数据端口、指令端口的连接，连接后如下图所示。
在这里插入图片描述
5、添加片 System ID Peripheral 核
1、从下图左侧”Component Library”标签栏中的查找窗口输入 sys 找到” System ID Peripheral”后点击 Add。
在这里插入图片描述
2、保持默认选项，单击 Finish。
注：之前在 SOPC Builder 中 System ID 是自动生成的，但是在 PD（Qsys ）里已经不再自动生成。在 System ID 中可以输入一个 32 位的十进制整数值，保持 0 当然也可以。
3、返回”System Contents”标签栏可以看到新加入的” System ID Peripheral”核。在”Name”列中将 sysid_qsys_0 改名为 sysid。
4、进行时钟、数据端口的连接。如下图所示：
在这里插入图片描述

4、完成 Qsys 设计的后续工作

1、基地址分配
1、点击 PD 主界面菜单栏中的”System”下的”Assign Base Addresses”。
在这里插入图片描述
2、分配中断号
1、在”IRQ”标签栏下点选”Avalon_jtag_slave”和 IRQ 的连接点就会
为”jtag_uart”核添加一个值为 0 的中断号。如下图所示：
在这里插入图片描述
3、指定 NIos II 的复位和异常地址
1、从”System Contents”标签栏双击建立好的 cpu 进入 Nios II Processor 的配置界面，配置 Reset Vector 和 Exception Vector 为””onchip_ram.s1”，点击 Finish。下图所示：
在这里插入图片描述
4、复位端口
点击 Qsys 主界面菜单栏中的”System”下的”Create Global Reset Network”。
完成后会自动连接所有复位端口。
在这里插入图片描述
最终完成图如下，仔细对比，如果出错后面就无法进行
在这里插入图片描述
5、生成 Qsys 系统
1、点选”Generation HDL”标签栏中 Generate 按钮生成 Qsys 系统。如下图所示：
在这里插入图片描述
2、如果提示是否保存.qsys 文件，请选择保存。完成后会显示类似如下窗口：
在这里插入图片描述
3、点击 Close 后关闭窗口后，再关闭 Platform Designer 主界面。

5、生成原理图

1、在原理图(BDF)文件中添加 PD 生成的系统符号
如图 在空白处双击将已生成的 kernel （D:\sopc\works\hello_led\kernel 目录下如图 ）加入 top_level.bdf 中。如下图所示：
在这里插入图片描述
2、加入 Quartus II IP File 文件
为了以后编译成功，请务必将对应的 Quartus II IP File (.qip) 加入项目中。步骤如下：
1、点击 Assignments-Settings，添加 kernel.qip 文件，如下图所示。
在这里插入图片描述
2、选中该文件后，点解 OK 按钮加入 kernel.qip 文件。
3、至此 Qsys 组件构建完成。

3、进行逻辑连接和生成管脚
1、逻辑连接。开发板晶振为 50M，与系统默认一致，因此，这里我们不需要修改。
2、在 kernel 模块内点击鼠标右键选取 Generate Pin for Symbol Ports 生成管脚。如下图所示：
在这里插入图片描述
3、将管脚”inclk0”改名为 clock，管脚”reset_reset_n”改名为 reset_n，
管脚 out_led_export[7…0]改为 out_led[7…0]。如下图所示：
在这里插入图片描述
4、芯片引脚设置
1、菜单里选择 Assignments-device，然后如下图所示点击 Device pin options。
在这里插入图片描述
2、进行 unused pin 设置，可能会收到外部信号的干扰，将未用引脚设置为 As
input tri-stated
在这里插入图片描述

6、编译工程

回到 Quartus II 主界面后编译项目。如下图所示，编译成功后，点击 OK 完成。

7、分配物理针脚

进入 Pin Planner 界面，按照开发板提供的管脚名称分配针脚，下图所示：
在这里插入图片描述
完成后关闭 Pin Planner,回到 Quartus Prime 主界面后再次编译项目。至此完成项目的硬件设计。

（二）、软件设计

下面使用 Nios II Software Build Tools for Eclipse 来完成当前项目的软件开发。

1、启动 Nios II SBT

1、按照下图所示点击 Nios II Software Build Tools for Eclipse 打开 Nios II SBT for Eclipse。
在这里插入图片描述
2、启动 Workspace 选择当前的项目目录，点 OK。
在这里插入图片描述

2、创建工程

1、建立新的软件应用，如下图所示：
在这里插入图片描述
2、点击后出现下图，在”SOPC Information File name”窗口中选择 kernel.sopcinfo 文件，以便将生成硬件配置信息和软件应用关联，CPU 栏会自动选择”CPU”。在”Project name”输入”hello_world,”Project template”选择 Hello_World。点击 Finish。
在这里插入图片描述
系统会自动生成一个打印“hello_world”的软件工程，在 hello_world.c 中我们可以看到相应代码。

3、修改程序

在 hell_word.c 里修改流水灯控制程序。

#include "system.h"
#include "altera_avalon_pio_regs.h"
#include "alt_types.h"
const alt_u8
led_data[8]={0x01,0x03,0x07,0x0F,0x1F,0x3F,0x7F,0xFF};
int main (void)
{
 int count=0;
 alt_u8 led;
 volatile int i;
 while (1)
 { if (count==7)
 {count=0;}
 else
 {count++;}
 led=led_data[count];
 IOWR_ALTERA_AVALON_PIO_DATA(PIO_LED_BASE, led);
 i = 0;
 while (i<500000)
 i++;
 }
 return 0;
}

4、编译工程

1、右键单击项目名称，在弹出的菜单中选择 Build Project，如下图所示。
在这里插入图片描述
2、编译完成后如下图所示：
在这里插入图片描述

（三）、运行项目

1、配置 FPGA

1、连接 JTAG 到开发板，确定 A.已正确安装驱动。B. 防火墙不会影响到 JTAG
的正常工作。最后给开发板上电。
2、启动 Quartus Prime Programmer。
3、添加下载文件。然后点击 Start 开始下载，下载成过后关闭，回到 Eclipse 主机面。

2、运行/调式程序

1、用户将运行程序来观察编译代码的执行。用户可以在目标硬件上或 Nios II 指令集仿真器(ISS)上运行程序。本节实验只讲述在目标硬件上调试和运行程序。在 C/C++ Projects 视图中右击 hello_led_0 工程文件夹，然后在弹出的快捷菜单中选择 Run As→Nios II Hardware 运行程序，也可以在菜单栏中选择 Run →Run Configurations。
**注意：**在目标板上运行程序前，要确保 USB Blaster 下载电缆已经连接好，要保证已经使用硬件系统对 FPGA 完成配置，即完成第（1）步。
2、配置 Run Configurations，转到”Target Connection”标签栏，点击右侧的 Refresh Connections 将 USB-Blaster 加入。
3、Apply 后，Run。

（四）、实验结果

在这里插入图片描述

三、参考资料

https://blog.csdn.net/asdhnkhn/article/details/129994675

DEVIE352
关注
  • 30
    点赞
  • 踩
  • 28
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
FPGA的NIOS-II
dyhchuan1的博客
04-24 522
基于 Nios II 的串口打印和流水灯设计实验介绍实验步骤完成 Qsys 设计的后续工作原理图设计编译工程及物理针脚分配。软件部分设计运行项目参考资料 实验介绍 目的： 学习 Quartus-II 、Platform Designer、Nios-II SBT 的基本操作；初步了解 SOPC 的开发流程，基本掌握 Nios-II 软核的定制方法；掌握 Nios-II 软件的开发流程，软件的基本调试方法。 实验设备： 硬件：PC 机、DE2-115 FPGA 实验开发平台； 软件：Quartus II 13.
FPGA 之 SOPC 系列（三）Nios II 体系结构
ONEFPGA的博客
06-21 1555
今天给大侠带来今天带来FPGA 之 SOPC 系列第三篇，Nios II 体系结构，希望对各位大侠的学习有参考价值，话不多说，上货。 本篇的目的是让大侠建立一个Nios II处理器的概念，了解一些Nios II处理器的工作细节，这对开发出高效率、相对完善的程序是非常有好处的。 体系结构（Architecture）主要用来描述面向程序员的CPU抽象，而不是其具体实现。本篇先介绍Nios II处理器构架，接着介绍NiosII的寄存器文件(Register File)，然后介绍NiosII的异常处理，最后介绍
FPGA——NIOS-II开发入门
quickefficient的博客
04-23 562
FPGA——NIOS-II开发入门一、硬件部分设计1.1 创建工程1.2 进入Qsys 中进行软核的设计1.2.1 点击 `Tools->Qsys`，进入`Qsys`1.2.2 `File->save`，保存为`kernel.qsys`1.2.3 双击`clk_0`，设置clock时钟为50M1.2.4 添加CPU和外围器件1.2.5 完成 Qsys 设计的后续工作 实验内容 使用 FPGA 资源搭建一个简单 Nios II 处理器系统，具体包括： (1) 在 Quartus Prime中建立
FPGA的NIOS-II开发入门
java_creater的博客
04-24 409
FPGA的NIOS-II开发入门实验目的及设备需求实验目的实验设备实验步骤硬件部分设计三级目录 实验目的及设备需求 实验目的 （1）学习Quartus Prime、Platform Designer、Nios II SBT的基本操作 （2）初步了解SOPC的开放流程，基本掌握Nios II软核的定制方法 （3）掌握Nios II软件的开发流程，软件的基本调试方法 实验设备 硬件：PC机、DE2-115FPGA实验开发平台 软件：Quartus Prime 18.1、Platform DEsigner、N
[FPGA]基于Qsys的第一个Nios II系统设计
Jimbo的博客
11-01 4529
http://blog.sina.com.cn/s/blog_99c8ec600101hnrq.html
20分钟入门Nios-II
01-11
【Nios-II软处理器快速入门】Nios II是一款由Altera公司推出的可配置的通用RISC嵌入式处理器，适用于FPGA（Field-Programmable Gate Array）设计。这款处理器以其灵活性、性能和成本效益而受到青睐，尤其适合于定制...
NiosII 快速入门（EDA软件的安装）
08-14
2. 安装NiosII IDE：该IDE是进行NiosII处理器软件开发的重要平台，支持C/C++编程。 3. 安装ModelSim：这是一款常用的硬件描述语言（HDL）仿真器，用于验证NiosII系统的功能。 **ModelSim安装注意事项**： - 完整...
FPGA Nios II入门
12-10
这是FPGA编程的高级阶段。Nios II是可以在FPGA实现C语言编程。希望能对大家有帮助
nios_ii_入门手册
03-22
【Nios II 入门手册】是针对 Altera 公司的嵌入式处理器Nios II的初学者指南。Nios II 是一种可定制的、高效的软核处理器，适用于 FPGA 设备，允许开发者在 FPGA 中构建自己的嵌入式系统。 在使用 Nios II 进行开发...
NiosII软处理器快速入门
03-08
NiosII软处理器快速入门是针对SOPC（System on a Programmable Chip，可编程片上系统）初学者的一份指南。NiosII是一个由Altera公司提供的可配置的RISC（精简指令集计算机）嵌入式处理器，广泛应用于各种FPGA（Field...
小插曲：我和Nios II的故事
善良の一休君的博客
07-16 5359
想必学习Altera家FPGA的小码农们都会有一个共同的困扰吧，那就是Nios II该不该学的问题。这个问题说白了，就是学Nios II到底有没有用。观点1、无用论，常常会听FPGA群里的某位前辈说道，目前市场上用Nios II做产品的几乎没有，学了压根没用；观点2、Nios II属于嵌入式软核，使用C语言代码编程，简化了系统设计的复杂度。 关于Nios II的讨论虽然有以上两种观点，但是实际上，
FPGA和NIOS2的关系
whatday的专栏
02-14 2974
FPGA是现场可编程门阵列，是可编程逻辑器件(PLD)的一种。 　　NIOS II是一种知识产权核（IP Core），是嵌在FPGA内部的处理器软核，相当于在FPGA内部设计了一个微处理器。 　　NIOS2这种软核cpu思路很新颖 废物利用网表中闲置的逻辑门 就可以让FPGA平白无故就多了一块强大的控制器 而不用外接一个mcu。 　　但FPGA功耗/个头较大 更适合一些设计原型的开发中 或是对尺寸...
Altera FPGA NIOS-II之Hello World
欢迎光临
12-11 8479
1、什么是NIOS II？ NIOS II就是一款CPU，和51、ARM、MIPS、X86的概念是一样的。但是与其他处理器架构相比NIOS II最大的特点是运行在（Intel Altera）FPGA上的软核处理器，说白了就是使用Verilog HDL或者VHDL语言在FPGA内部实现了一个处理器，这是一个庞大的系统，相当于在ARM处理器上编写一个操作系统，所以不是所有人都可以创建一个自己的CPU...
QuartusII和NiosII，FPGA板之间的关系
guomutian911的专栏
11-25 4563
QuartusII是Altera的软件，用来开发FPGA和CPLD的，就像keil用来开发51单片机一样 NiosII是一个32位处理器软核，就像51一样是一个单片机，只不过不是像51单片机那样的硬件实物，而是由硬件描述语言构成的一个软核，配置到FPGA里面就能当单片机用了 FPGA板当然是指的上面有FPGA的一块电路板啦，一般是学习版开发板什么的，供学习开发用，好比51开发板 它们之间的联
关于FPGA软核的一些总结（microblaze && NIOS II）
热门推荐
qianhaifeng2012的博客
11-06 1万+
FPGA软核实质上是一个高级一点的IP核，他可以利用C语言编程，实现Verilog语言与C语言的联合编程。 在玩FPGA之前，玩了几年的单片机，对C语言驱动模块有了一定的依赖，自从开始玩FPGA，Verilog HDL驱动模块有速度快的优势，速度远远快于一般的单片机，还有并行运行的特点。但是单片机C语言却只能按照顺序执行，虽然有中断系统，但实质上还是顺序执行。 FPGA也可以利用C语言编程，那
军用FPGA软件 Verilog语言的编码准测之触发器、锁存器
最新发布
qq_34895681的博客
06-18 479
标准准则分为强制准则和建议准则，强制准则在Verilog编程中应该遵循，建议准则在Verilog编程中可参考执行。本次分享 触发器、锁存器 的国军标verilog语言标准准则。EDA工具：ISE、Vivado、Quartus II。语言 ：Verilg HDL。注：如不能连接到数据端口或者复位端口等。注：基本逻辑门包括与门、非门和或门等。
fpga niosii tcpip
07-27
FPGA (Field-Programmable Gate Array) 是一种可编程逻辑设备，它可以通过重新配置硬件电路来实现不同的功能。NIOS II 是一个可配置的 32 位嵌入式处理器，可以在 FPGA 上使用。TCP/IP 是一组用于互联网通信的协议。 在 FPGA 上使用 NIOS II 可以实现 TCP/IP 功能，使其能够进行网络通信。通过配置 NIOS II 处理器和相应的外设，可以实现 TCP/IP 协议栈，从而实现网络连接、数据传输等功能。这样可以将 FPGA 作为一个网络设备使用，例如用于网络通信、数据处理等应用。 需要注意的是，实现 TCP/IP 功能涉及到网络协议栈的开发，包括网络层、传输层、应用层等多个协议。这需要一定的开发经验和知识。同时，还需要合适的硬件资源和软件支持来实现这一功能。 如果你有具体的问题或者需要更详细的信息，请告诉我。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值