时钟电路-晶体晶振PCB设计要点

一、晶体

在一个电路系统中， 时钟是必不可少的一部分。如人的心脏的作用，如果电路系统的时钟出错了，系统就会发生紊乱，因此在PCB 中设计，一个好的时钟电路是非常必要的。我们常用的时钟电路有：晶体、晶振、分配器。有些IC 用的时钟可能是由主芯片产生的，但追根溯源， 还是由上述三者之一产生的。

PCB 中常用的晶体封装有： 2 管脚的插件封装，SMD 封装、 4 管脚的 SMD 封装

尽管晶体有不同的规格，但它们的基本电路设计是一致的，因此 PCB 的布局、布线规

则也是通用的。基本的电路设计如下图：

从电路原理图中可以看出，电路由晶体 +2 个电容组成，这两个电容分别为增益电容和相位电容。

晶体布局布线

晶体电路布局时，两个电容靠近晶体放置 ，布局效果图如下：

布线时，晶体的一对线要走成 类差分 的形式， 线尽量短 、且要 加粗 并进行 包地处理 ， 效

果如下图：

结合上述，布局布线应注意：

1）走线采取类差分走线；

2）晶体走线需加粗处理：8-12mil，晶振按照普通单端阻抗线走线即可；

3）对信号采取包地处理，每隔50mil放置一个屏蔽地过孔。

4）晶体晶振本体下方所有层原则上不准许走线，特别是关键信号线。（晶体晶振为干扰源）。

5）不准许出现stub线头，防止天线效应，出现额外的干扰。

二，晶振

相比于晶体电路，晶振是有源电路，主要由三部分组成：晶振 +电源滤波电路 +源端匹
配电阻：常见电路设计如下图：

晶振布局布线

布局布线效果图如下：

1. 滤波电容靠近电源管脚，遵循先大后小原则摆放，小电容靠得最近；

1. 匹配电阻靠近晶振摆放；如果原理图中没有这个电阻，可建议加上；

2. 附近不要摆放大功率器件、如电源芯片、 MOS 管、电感等发热量大的器件；

3. 时钟线按 50 欧姆阻抗线来走；如果时钟线过长，可以走在内层，打孔换层处加回
   流地孔；

4. 其他信号与时钟信号保持 4W 间距；

5. 包地处理，并加屏蔽地孔；

6.晶振在布局时，一般是不能放置在PCB边缘2

晶体在PCB边缘与在PCB中间时电场分布如下：

从图中可以看出，当晶振布置在PCB中间，或离PCB边缘较远时，由于PCB中工作地（GND）平面的存在，使大部分的电场控制在晶振与工作地之间，即在PCB内部，分布到参考接地板的电场大大减小，导致辐射发射就降低了

处理方法：

将晶振内移，使其离PCB边缘至少1cm以上的距离，并在PCB表层离晶振1cm的范围内敷铜，同时把表层的铜通过过孔与PCB地平面相连。