【射频IC学习笔记】2.4 LNA增益控制，工艺角偏差，高低温对性能的影响

已于 2025-03-02 11:38:29 修改
阅读量1.3k 收藏 22
点赞数 12
分类专栏： 射频电路设计 # 射频IC设计教程 文章标签： 射频工程 模拟IC 射频IC 硬件架构 射频电路设计
于 2024-11-30 02:28:19 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_65176607/article/details/144115431
版权

Chris射频IC教程学习笔记
1. 教程简介和BLE射频收发机系统结构介绍
2.1 低噪声放大器电路结构以及单晶体管仿真分析
2.2 LNA的testbench搭建及S参数仿真优化
2.3 LNA噪声、线性度及稳定性仿真分析
2.4 LNA增益控制，工艺角偏差，高低温对性能的影响
2.5 LNA完整电路设计及蒙特卡洛仿真
2.6 LNA版图设计及DRC/LVS验证
4 D类功率放大器PA电路设计/loadpull仿真/输出功率及效率PAE计算
（未完待续，还会继续更新）

  • 在BLE性能参数中，对增益的要求是5dB-25dB的要求范围，增益步进也是10dB（一共三个增益控制档，是5-15-25dB）
    在这里插入图片描述
  • 参考文献中实现增益控制的方式是将cascode级的电路进行分流，使得输入级的部分电流会通过增益控制元件流向电源电压
    在这里插入图片描述
  • 改变增益的主要手段包括以下几种：
    1. 改变晶体管的跨导：
      • 改变晶体管尺寸：通过调整晶体管的宽长比来改变其跨导。
      • 改变工作电流：减小晶体管的工作电流，从而降低其跨导，进而影响增益。
    2. 改变负载阻抗值：
      • 减小负载电阻的电阻值，理论上会使增益下降（例如，电阻值减小一半，增益理论上会下降6dB）。
    3. 引入负反馈：
      • 在电路中加入负反馈元件（如电感或电阻），通过调整负反馈的大小来控制增益。负反馈通常可以降低电路的增益，并可能改善电路的稳定性。

一、增益变化对参数的影响

  • 首先要查看增益变化的部分
  • 选择S参数，扫描范围改窄一些，改成2-3GHz
  • 还有打开ac仿真，用来确定电压增益的变化范围
  • 然后关闭瞬态仿真。
  • 仿真运行后，查看ac仿真后电压增益的变化曲线。
    在这里插入图片描述
  • 可以看到差分输出的最高电压增益是24.7dB左右。
  • 输入电压增益是在接近0dB左右
    在这里插入图片描述
  • 同样查看s参数的输入匹配（s11）和噪声系数（NF）
  • 可以看到噪声系数在2dB左右
    在这里插入图片描述

1.改变晶体管尺寸

  • 将上面参数输出出来后，查看在进行增益调节的时候，对这些参数有什么变化。
  • 首先当修改输入晶体管的尺寸的时候，增益会发生相应的变化
  • 我们对输入的晶体管尺寸都减小一半。将并联个数（multiplier）由2改为1
  • 然后重新仿真来查看增益的变化情况。
  • 查看工作节点电流和电压，由于前面将晶体管的尺寸缩小了1倍，所以电流也会同比例的减小一半
    在这里插入图片描述
  • 然后画出此时ac仿真的电压增益
  • 能够看到增益变化很大，从24dB下降到11dB，增益下降很大。
    在这里插入图片描述
  • 同时其他参数也会恶化
  • 噪声系数NF上升到6dB在这里插入图片描述

2. 改变晶体管的电流

  • 在保证晶体管尺寸不变的情况下，改变其电流。
  • 在这里我们去改变它的偏置电压，之前是460mv，我们降到440mV

在这里插入图片描述

在这里插入图片描述

  • 将仿真结果输出出来，可以看到增益（蓝色）下降不算太大，下降了3dB。主要是因为电流的改变量不是特别大，从1mA降低到0.7mA
    在这里插入图片描述

3. 负载阻抗变化

  • 将负载电阻阻值减小一半，从100欧降低到50欧
    加粗样式
  • 增益从24.7dB下降到18.8dB
  • 改变负载对增益控制的准确度是比较高的，跟理论计算的完全符合。
  • 同样对噪声系数变化不大。
    在这里插入图片描述

4. 不同改变增益的手段优缺点

（1） 改变晶体管的跨导

  • 优点：通过调整晶体管的尺寸（宽长比）或工作电流，可以灵活地控制增益。这种方法通常较为直接，且在某些情况下可能更容易实现。而通过改变晶体管的电流，对输入匹配来说影响相对没有那么大
  • 缺点：改变晶体管的尺寸会使输入匹配变化非常大，因为相关电容（如cgs）会发生变化，从而需要调整整个匹配网络。调整工作电流可能会影响电路的其他性能，如线性度、功耗、稳定性等。

（2）改变负载阻抗值

  • 优点：通过简单地改变负载电阻的阻值，可以直观地控制增益的下降。这种方法通常对电路的噪声系数影响较小，且对输入匹配不会有太大的影响，因此适用于对噪声要求较高的场合。
  • 缺点： 改变负载阻抗可能会影响电路的输出匹配，使输出信号的摆幅受到限制，会使输出的1dB压缩点受到影响，从而需要调整输出端的匹配网络。在某些情况下，可能需要额外的元件（如电感、电容）来辅助实现所需的负载阻抗。

二、负反馈形式对增益的影响

而在本次设计中，采用负反馈结合电流控制的方式，使得电路能够在低增益下，即使电路的工作电流减小了，也能尽量去优化线性度

  • 负反馈的实现方式
    • 在输入跨导级晶体管的源端加入引线电感，但是太占用面积
    • 在输入晶体管的源端串入电阻，带来源极负反馈，增益也会降低。工作电流也会相应变小，因此输入的栅极电压也需要适当的抬高，来保持原有的工作电流的大小。
    • 在晶体管的输出到输入节点之间电压并联的负反馈，并联阻值相对没有那么大的电阻，实现对增益的控制。并联反馈电阻越小，反馈深度越深，增益也会越小
  • 在这里我们先尝试在晶体管输出端到输入端之间并联2k欧反馈电阻来实现对增益的控制。
  • 如果我们直接输入输出之间并联电阻，会导致晶体管的直流工作点发生改变（栅极和漏极之间电压不对等），带来直流偏置电压的变化。所以我们还需要再加入大的隔直电容。
  • 但是考虑到实际电路结构是单输入差分输出的电路结构，我们可以从OUTP端的输入晶体管的隔直电容。
    在这里插入图片描述
  • 但如果是按照上面的这种连接方法，反馈电阻相当于是并联在两输入晶体管的栅极之间。
  • 所以我们调整连线方式，使电路更加美观。
  • 因为两个输入晶体管的栅极偏置电压相同，因此对于并联的反馈电阻是不会有电流流过去的。
    在这里插入图片描述
  • 来查看增益的变化情况
  • 可以看到增益有很大的下降，接近有8dB
    在这里插入图片描述
  • 噪声系数也有了一定程度的恶化
    在这里插入图片描述
  • 然后来线性度的变化，查看输入1dB压缩点
  • 运行pss仿真
  • 输入的1dB压缩点提高到了-15.6dBm，提高了11dB
    在这里插入图片描述

三、工作性能在各个工艺角偏差/高低温变化

  • 首先把电路恢复最高增益的状态
    在这里插入图片描述

1.温度变化

  • 修改仿真温度
    在这里插入图片描述

低温情况

  • 设置温度为-40度
    在这里插入图片描述
  • 运行仿真，查看电压增益（ac）
  • 能够看到在低温下，增益有很大程度的下降
    在这里插入图片描述
  • 查看子电路的工作电流，可以发现电流变得非常小
    在这里插入图片描述
  • 很可能晶体管是处于非线性状态的，我们现在把晶体管的工作状态print出来。
  • 可以看到常温下晶体管的Vth是460mv，但是现在在低温下，Vth到达490mv。
  • 由于Vth的提高，使得Vdast（过驱动电压Vod）变小了，因此会导致整个晶体管的工作电流降低。
    在这里插入图片描述
  • 因此我们之后要去补偿晶体管的工作电流，保证其在不同温度下基本处于比较恒定的电流值。
  • 由于晶体管的阈值电压Vth是随温度变化的，而如果晶体管的偏置电压采用固定电压进行偏置的模式的话，那么Vdsat（过驱动电压）会随温度变化而变化，进而导致工作电流随温度变化而变化。
  • 通常我们采用恒电电流的偏置，这样能够确保电路在不同温度下也能够保证工作状态不会有太大变化。
  • 这里我们先将偏置电压抬高，使得晶体管的工作电流达到跟常温下相等的水平，再来评估参数。我们不能采用恒定的电压源来给输入晶体管进行偏置。
  • 我们将输入的偏置晶体管设置为500mv
    在这里插入图片描述
  • 这个时候工作电流已经接近1mA了
    在这里插入图片描述
  • 刷新查看增益
  • 可以发现这个时候的增益已经比常温下的增益更高一些了，达到26dB左右
    在这里插入图片描述
  • 噪声系数较常温下更低，降低到1.58dB
    在这里插入图片描述
  • S11的变化不是很大
    在这里插入图片描述
  • 然后进行pss仿真，查看1dB压缩点的问题
  • 能够发现输入1dB压缩点是在-28.2dBm左右，还较常温下降低了2dB
    在这里插入图片描述

高温情况

  • 将温度设置为85度
    在这里插入图片描述
  • 然后需要减小输入晶体管的偏置电压为440mv
    在这里插入图片描述
  • 工作电流是在1.1mA，比较接近标准
    在这里插入图片描述
  • 然后刷新参数
  • 高温下的增益曲线（紫色）还是26.7dB，噪声系数（绿色）恶化到2.3dB，输入匹配变化不大。
    在这里插入图片描述
  • 然后进行pss仿真，查看输出1dB压缩点还是-26.6dBm，跟常温没有太大变化。
    在这里插入图片描述

2. 工艺角偏差影响

  • 这里需要查看ffss高低温corner的条件下面性能参数的变化和影响。

  • 由于ff仿真需要修改模型中所有的tt都改成ff
    在这里插入图片描述

FF-40 corner

  • 因此我们把之前保存的state调入进来，再进行简单的修改，在这里我们调入另外一个电路的仿真状态FF-40（在ff-40度corner的情况下 ）
    在这里插入图片描述
  • 在这里插入图片描述
  • ac仿真的扫描频率从2G-3GHz
    在这里插入图片描述
  • 设置初始变量参数
    在这里插入图片描述
  • 然后再调入s参数分析，查看小信号的情况
    在这里插入图片描述
    在这里插入图片描述
  • 然后保存现在设置好的状态
  • 然后仿真运行，来查看晶体管的工作状态电流
  • 可以看到工作电流比较小
    在这里插入图片描述
  • 能看到此时的model session都变成了ff corner
    在这里插入图片描述
  • 然后查看此时小信号的性能参数变化
  • 增益（紫色）为26.7dB，比TT常温下的增益变化提高了。输入匹配变化不太大。噪声系数在1.52dB，也是满足性能要求的
  • 这说明在ff corner下面，性能参数是没什么问题的，在这里插入图片描述
  • 然后运行pss仿真
    在这里插入图片描述
    在这里插入图片描述
  • 然后查看输入的1dB压缩点，-29.35dBm
  • 对应的三阶交调点大概在19dB左右，满足指标要求
    在这里插入图片描述

SS85 corner

  • 但我们也同样要去验证ss85 corner极限温度下的仿真结构。
    在这里插入图片描述

  • 然后来查看工作电流的情况

  • 把输入偏置的电压源的电压减小一些，为470mV
    在这里插入图片描述

  • 这时候工作电流在1mA左右

  • 我们在进行仿真和验证的时候，各个corner和各个工艺温度的偏差的时候，一定要去看一下在各个条件下面，比如低温或高温啊，或者ff corner，或者ss corner等等，这些情况下面晶体管它的工作状态是不是对的，就是会不会出现有一些晶体管工作在线性区。出现这种情况的话，我们就需要去重新调整和优化电路的设计了。就是首先我们要确保它的直流工作状态，在各个corner和温度偏差下面是正确的，这是首先需要去保证的，那么一定要去仔细去检查这一部分直流工作状态，完了以后再来看性能参数的问题，
    在这里插入图片描述

  • 增益（紫色）有一定程度的下降到23.3dB，变化不是太大。噪声系数恶化到2.4dB，然后输入匹配变化不是太大
    在这里插入图片描述

  • 能够看到输入的1dB压缩点为-25.5dBm

在这里插入图片描述

  • 因此我们可以确定在各个工艺偏差，各个温度下面的核心电路的性能参数设计师能够满足指标要求的。但前提条件是要保证晶体管的工作电流保持在恒定的状态。
射频电路的温补思路
Micro_ET
02-03 1405
由于射频电路的设计中，所用到的器件与温度的变化有密切的关系，因此设计一个合理的温度补偿电路显得格外重要，其步骤为，首先实测或仿真所设计电路的温度变化曲线，判断该电路的温度变化是正向还是反向，接下确定选择正温度系数或负温度系数的温补变化电路来拟合所需的要求，最后是器件的选择，这主要是精度的选取，在成本和指标之间进行均衡考虑。总之，一个良好的温补电路离不开实际测量的数据，器件的选取要按大于双数的比例进行试验，以保证数据的可参考性。温补电路的实现，可使射频电路的可靠性得到提升，也使射频电路的指标得以完美展示。常用
IC设计中的工艺角（Process Corner）
weixin_38055514的博客
11-10 2万+
TT: Typical Typical FF:Fast nmos Fast pmos SS:Slow nmos Slow pmos FS:Fast nmos Slow pmos SF:Slow nmos Fast pmos 与双极晶体管不同，在不同的晶片之间以及在不同的批次之间，通常提供给设计师的性能范围只适用于数字电路并以“工艺角”（Process Corner）的形式给出。如图，其思想是：把NMOS和PMOS晶体管的速度波动范围限制在由四个角所确定的矩形内。这四个角分别是...
射频功率放大器增益简略
Micro_ET
02-01 759
无论在设计射频功率放大器还是在调试，增益这个指标都是不可忽略的，射频功率放大器的主要基本指标就是增益，没有之一，增益反应了射频功率放大器的放大能力，增益越高代表放大能力越强，但同时也带来了容易引起自激的潜在风险，因此，合适的增益是保证射频功率放大器正常工作的基础，在放大功率与增益的关系中，功率越大增益反而越低，也即容易压缩，这在设计时要引起注意，特别是在设计高线性射频功率放大器，不过通常在实际应用中，优先考虑功率的较多，毕竟射频功率放大器还是以功率输出为主，但在选择功率放大管时要对增益余量留好！
工艺角 Process Corner
呆呆象呆呆的博客
10-26 1万+
工艺角
【射频基础】射频的基本术语介绍
Learning makes me happy (0^◇^0)
09-12 3886
射频术语。
射频基础啊
学习就是照镜子，当镜子里的人是你自己的时候，你就出师啦。
01-07 2034
功率/电平（dBm）：放大器的输出能力，一般单位为w、mw、dBm 注：dBm是取1mw作基准值，以分贝表示的绝对功率电平。
射频IC基础教学：LNA、Mixer、PA、VCO、Filter电路全包仿真教程及配套文档
04-08
适合人群：对射频IC感兴趣的初学者，尤其是希望深入了解射频电路设计和仿真的工程师和技术爱好者。 使用场景及目标：① 学习射频IC各模块的工作原理和性能指标；② 掌握Cadence等仿真工具的具体使用方法；③ 提高...
射频IC设计中低噪声放大器(LNA)的SP仿真与噪声指标优化
04-07
文章首先解释了LNA的重要性和噪声性能对其系统灵敏度的关键影响。接着逐步指导如何设置仿真环境，提取噪声系数(NF)、等效输入噪声等重要参数，并提供了具体的代码示例。随后，文章深入探讨了如何分析仿真结果，识别...
射频电路设计：CMOS工艺下LNA、PA、Mixer的设计实例与仿真教程
最新发布
04-09
内容概要：本文详细介绍了基于CMOS工艺的射频电路设计，涵盖低噪声放大器（LNA）、功率放大器（PA）和混频器（Mixer）三个核心模块。针对每个模块，文章提供了具体的设计实例、仿真技巧以及关键参数的优化方法。例如...
模拟技术中的Maxim推出高增益低噪声系数的SiGe BiCMOS LNA
11-30
axim针对GPS、伽利略以及GLONASS应用推出MAX2659高增益、低噪声放大器(LNA)。该器件采用Maxim先进的、低功耗SiGe BiCMOS工艺设计，具有高达20.5dB的增益以及0.8dB的超低噪声系数，同时分别将输入参考1dB压缩点和三阶...
MAX2667/MAX2669高增益，低噪声放大器（LNA）
01-20
该MAX2667/MAX2669高增益，低噪声放大器(LNA)是专为GPS，Galileo和GLONASS应用。在Maxim先进的SiGe工艺设计，设备实现了高增益和噪声系数的，同时限度地输入参考1dB压缩点和三阶截点。 　该器件工作于+1.6 V至+3.3 ...
LNA（Low Noise Amplifier, 低噪声功率放大器）简介
热门推荐
宁静以致墨的专栏
06-30 5万+
随着无线通信事业的发展，行业对于射频前端方案的性能关注越来越多，LNA（Low Noise Amplifier, 低噪声功率放大器）作为Receiver的第一级有源模块，其对接收机系统的性能有着非常重要的影响。 Figure 1 LNA在射频系统中的位置 噪声的基本理论 LNA的性能和噪声的机理密切相关，其实主要是LNA内部的器件容易受到噪声影响。通信射频电路中通常的噪声来源主要分为以下几种： 1.1 热噪声 热噪声的引入通常是导体电荷布朗运动的结果，并且这种运动会随着温度的上升而加剧，电荷的随机运动引
无线设计中LNA和PA的基本原理
多年硬件从业经历，热爱学习，记录生活！
01-03 1万+
对性能、微型化和更高频率运行的推动正在挑战无线系统的两个关键天线连接元器件的限制：功率放大器(PA) 和低噪声放大器(LNA)。使5G 成为现实的努力，以及PA 和LNA 在VSAT 端子、微波无线电链路和相控阵雷达系统中的使用促成了这种转变。 这些应用的要求包括较低噪声（对于LNA）和较高能效（对于PA）以及在高达或高于10 GHz 的较高频率下的运行。为了满...
【无线通信】低噪声放大器（LNA）
qq_38801607的博客
05-26 2404
低噪声放大器（Low Noise Amplifier，LNA）是一种电子放大器，主要用于接收系统中，以放大微弱信号并将噪声最小化。LNA在通信系统、无线电、雷达和卫星接收等领域广泛应用。
IC 后端仿真： process corner 和 PVT
申小白
10-09 1万+
1、工艺角（Process Corner） 与双极晶体管不同，在不同的晶片之间以及在不同的批次之间，MOSFETs 参数变化很大。为了在一定程度上减轻电路设计任务的困难，工艺工程师们要保证器件的性能在某个范围内。 如果超过这个范围，就将这颗IC报废了，通过这种方式来保证IC的良率。 传统上，提供给设计师的性能范围只适用于数字电路并以“工艺角”（Process Corners）的形式给出。其思想是：把NMOS和PMOS晶体管的速度波动范围限制在由四个角所确定的矩形内。这四个角分别是：快NFET和快PFET，
学习随记（一）
W215879wjj的博客
12-29 1128
数值越大，插入的cell越少；数值越小，插入的cell越多，会增大了芯片的面积，同时也带来更大的设计成本。就比如说一个驱动单元，就是因为它的fanout太多，驱动明显不够，这时我们换一个大点驱动的单元，就可以解决掉max_transition的问题。1.换用更大尺寸的标准器件作为驱动 ，原则上不会使用BUFF32以上的cell，因为EM的存在，buffer太大会导致电流太大（增加。3.当插入的buffer延迟远小于线延迟时，可以在时序路径上添加缓冲器或反向器以减小绕线延迟（缩短绕线长度）。
45RF SOI CMOS
qq_42250809的博客
04-24 1091
cascode结构： 匹配前的基本放大电路（共源共栅） 仿真结果 但是在CG的栅极并联5 pF的电容后，增益放大二十倍。 是因为信号从共源管的栅极输入后，被共源管放大器放大的信号会通过共栅管的Cgs（寄生电容）漏到栅极，如果不用电容把信号过滤掉，共栅管就会对这部分信号进行二次放大，这时放大的信号很可能因为相位跟共源管不一样而抵消掉原来的信号，所以增益很低。 但是如果能控制相位一样，就能达到增大摆幅的效果；其中并联到地的电容能分压，也能改变相位，Cgs也能改变相位。（理论和仿真可能做到，但是实际有版图
关于virtuoso仿真工艺角WCS、TYP、BCS的讨论
ganghoodppbk的博客
11-11 2250
随着温度的变化，导体的电阻会发生变化，从而影响到栅极电压的大小，同时材料的电子特性也会发生变化，从而影响到阈值电压的大小。但高温，热激发的本征载流子浓度高，会降低Vt。基本上在老的工艺里面，迁移率占主导，是不需要考虑负温效应（不同于常温材料，对半导体来说，温度越高，电阻率越低）的。那么，在不考虑“温度翻转效应”的情况下，下方链接可以参考的结论就是——wc(worst case slow，低压高温，delay最大)和lt(或bc，best case fast，高压低温，delay最小)是我们要跑的仿真。
CH5 Low-Noise Amplifiers
illness157的博客
01-16 1212
NF 也是同样的问题，NF ≥ 3dB，这是因为让 1/gm = 50Ω 引起的，导致其 NF 不好，但如果电路允许输入端一定程度的阻抗失配，可以适当提高 gm，从而降低 NF。下一节中的 CG 采用相同的输入匹配，让 1/gm 做输入匹配，即使 Rin = 1/gm = 50Ω，CG 会拥有同样 NF 的问题。e.g. LNA 的电流很大 (几mA)，电阻为1kΩ，就会产生1V的压降，如今的VDD都很小（=1V），所以压降抵消掉了VDD。
CMOS低功耗高增益射频LNA设计：Inductive2degenerate cascade与创新优化
LNA是射频信号传输链路中的重要环节，它的性能直接影响整个系统的信噪比（SNR），包括噪声系数（NF）和增益。高性能的LNA设计目标在于提供优秀的线性度，以减少干扰、保持信号质量；具备足够的增益，以便在信号传输...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

东南方的射频学徒

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值