system Verilog内建数据类型

1. 按状态分类分为四值逻辑类型（reg wire logic integer time）和二值逻辑类型（bit byte shortint int longint real）。四值逻辑有四种状态分别为0、1、x、z,初始值为x。二值逻辑有两种状态0和1，初始值为0。

2. 按有无符号分类可以分为有符号类型和无符号类型。为了方便记忆，可以简单的理解为有符号类型就是除了bit之外的所有二值逻辑数据类型+四值逻辑中的integer。无符号类型就是除了integer的所有四值逻辑数据类型+二值逻辑中的bit。通过关键词signed unsigned可以手动指定数据类型符号。

3. reg,wire,logic,bit默认都是标量，可以指定其矢量位宽，如signed [31:0] logic，就相当于integer。其他数据类型为矢量，位宽已经被指定，不可以再手动指定其位宽。

4. 数据之间可以进行类型转换。按照转换方式分为显式转换和隐式转换，它们的最大区别是是否需要符号介入。显式转换又可以分为动态转换和静态转换。动态转换方式为$cast(a,b),将b转换成a类型，转换时会检查转换结果，如果转换失败会报错。静态转换方式为i=a'(b)，将b类型转换成a类型，不会自动检查，转换是否成功无从得知。隐式转换可以直接进行转换，如将四值逻辑类型转换为二值逻辑类型，将x和z值都变为0。

5. 数据转换需要注意三个地方：①数据的符号类型；②数据的矢量位宽；③数据的逻辑数据类型。