基于国产化平台的多路千兆以太网接口设计与实现

摘　要：

千兆以太网通信接口国产化是网络通信设备实现自主可控的第一步，也是应用最广泛的技术之一。考虑到国产化平台成本因素，采用较低成本的CPU和FPGA实现多路以太网接口交互平台。若按照标准设计，多路接口设计在较低规格FPGA中会出现时钟资源欠缺和时序不稳定现象。针对该问题，将接收时钟共享、相位取反、时序优化以及相位偏移调整等多种方式相结合，解决时钟资源和时序不稳定问题，实现了国产化FPGA与CPU多路千兆以太网接口交互平台。

内容目录：

0　引　言

1　国产化交互平台设计

2　FPGA设计与实现

2.1　FPGA总体设计

2.2　时钟资源优化

2.3　多路RGMII接口时序优化

2.3.1　单路RGMII接口调试

2.3.2　多路RGMII接口调试

3　验证结果

4 　结　语

0０

引　言

在目前通信设备中，千兆以太网通信接口已成为最常见和通用的数据传输通道。本文采用较低成本的国产化处理器、国产化FPGA和国产化PHY芯片搭建多路千兆以太网接口交互处理平台，可满足多路以太网数据内外交互需求，也可根据自身需求，基于FPGA设计实现自定义功能。

01

国产化交互平台设计

为了