本文基于《pg150-ultrascale-memory-ip》手册，深入探讨DDR3/4控制器的IP核结构，重点阐述读写效率、用户接口操作，包括Command Path、Write Path和Read Path，并介绍维护指令及其对读写效率的影响。文章还讨论了ODT（On-Die Termination）功能以及如何进行IP核的二次封装。在调试与测试阶段，指出cmd_path与write_path对齐的重要性，以及app_wdf_mask信号对数据正确写入的影响。最后，通过测试揭示了地址排列方式对读写效率的显著影响。
参考资料
《pg150-ultrascale-memory-ip》
以该手册的脉络为主线，对DDR3/4控制器进行探讨。
1.IP核结构
根据官方提供的资料，IP核主要划分为三个部分，分别是用户接口，内存控制器以及物理层接口。对于用户来说，我们需要研究清楚的是用户接口部分内容，其余两部分只需了解即可，这里就不展开论述。
读写效率
X8是表示，该内存颗粒的数据总线为8bit。常见的还有x4/x16。
2.读写时序userinterface操作
整个DDR的IP核应用，主要都是围绕这以下几个路径进行，开发者直接打交道的是IP_core的userinterface。其他物理底层的内容，由IP自行完成。主要指令路径包括：Command Path、write_Path、read_Path以及维护指令（Maintenance Commands）。
- Command Path
顾名思义，就是读写操作指令写入的路径。当app_rdy与app_en都有效的时候，新的指令才能写入命令FIFO里，并被执行。
- Write Path
数据内容写入IP核的路径。
从上述的时序图看来，与写入路径相关的信号有app_adf_data、app_wdf_wren以及app_wdf_end。虽然说，写入的数据路径与指令路径可以不对齐&#x
最低0.47元/天 解锁文章
2579
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
