博主在编译block desgin时出现报错8-439并提示有IP核没有找到。
前提:本人的设计中用了两个axi4-stream data fifo的IP核作跨时钟的处理,一个编译通过了,另一个编译没通过,如下图所示。
处理过程:
先尝试删除了IP核再重新添加依然失败了
解决方案:
先将工程关闭,然后打开所在工程的目录找到
\project_1\project_1.srcs\sources_1\bd\design_1\ip
下出问题的IP的文件夹,并将其删除(此时,我发现出问题的IP核居然有两个目录)。
然后重新打开工程,再次generate product,便可以看到综合通过了。
vivado编译报错 [Synth 8-439]
最新推荐文章于 2024-03-29 11:07:04 发布