LPDDR4协议规范之 (一)地址映射和容量计算

文章目录

    LPDDR4协议规范之 (一)地址映射和容量计算
        LPDDR4 结构
        LPDDR4 地址映射

LPDDR4协议规范之 (一)地址映射和容量计算
LPDDR4 结构

LPDDR4采用了全新的双通道设计，每个裸片包含两个Channnel，每个Channel包含8个Bank，16Bit位宽，16n预读取（DDR4的2倍），每个Die的最高存储容量可以达到32Gb。对于标准的容量的LPDDR4器件，每个Channel的列是固定的（Page页是固定的），容量越大，行越多。

LPDDR4器件地址分配
LPDDR4 地址映射

LPDDR4规范中对地址映射的规定

注1：较低的两列地址（C0-C1）被假定为“零”，并且不在CA总线上传输。
注2：CA总线上未用于特定密度的行和列地址值应处于有效逻辑电平。
注3：对于非二进制内存密度，只有四分之一的行地址空间无效。 当MSB地址位为“高”时，则MSB-1地址位必须为“低”。
注4：违反此表中注3所述限制的行地址输入可能会导致未定义或特定于供应商的行为。 请咨询内存供应商以获取更多信息。

根据LPDDR4规范可以看到,LPDDR4每个Channel内的列寻址为C0-C9共10Bit，也就是Page页的大小为102416Bit(X16 Device),由于LPDDR4采用BL16突发模式，因此列寻址后的突发大小是1616Bit。因此列寻址边界可以从C4开始寻址，C3-C0可以固定为0。手册中列获取边界为64，刚好对应我们需要寻址的边界，64*16=1024。在BL16突发模式下，这种寻址方式就可以获取LPDDR4中的所有物理地址。
而行数，在针对不同大小的器件，具有不同的行。
————————————————
版权声明：本文为CSDN博主「YJFeiii」的原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/YJFeiii/article/details/105469366