Modelsim独立仿真带有vivado IP核的文件

已于 2024-05-06 10:37:44 修改
阅读量5k 收藏 121
点赞数 33
分类专栏： Modelsim仿真 文章标签： fpga fpga开发 ip
于 2023-11-12 19:54:39 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/woahoxiangzuexi/article/details/134363201
版权
本文详细介绍了如何在Modelsim中独立仿真带有VivadoIP核的文件，包括导出VivadoIP核仿真库、添加至Modelsim、配置timescale和处理PLL与PS端的问题。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

Modelsim独立仿真带有vivado IP核的文件

用modelsim独立仿真带有vivado IP核的文件一共需要三个大步骤：

1.导出vivado ip核库

①在vivado中导出IP核的仿真库
第一步首先要在vivado中导出IP核的仿真库，我使用的是vivado 2018.3。打开vivado2018.3，在工具栏找到Tool，列表中有一个Compile Simulation Libraries。

②设置导出路径
注意：仿真库导出路径Compiled library location最好放在modelsim安装路径下面，要不然导入到modelsim的时候要改很多库的路径！设置好后点击Compile，等待生成，可能要花费30分钟左右。导出完成后，可以在Tcl Console中查看生成信息。

打开生成的目录，可以看到生成的vivado仿真库文件夹。
在这里插入图片描述

2.把viado仿真库添加进Modesim中

①vivado仿真库路径
找到刚才生成好的vivado仿真库文件，在文件夹里面打开找到里面有一个modelsim.ini文件（这个.ini文件是vivado生成库里的，不是modelsim的），用记事本或者vscode打开，打开后我们可以发现各个库的路径，复制所有库的路径。
在这里插入图片描述②把仿真库的路径加入到modelsim中
在①中复制好所有库的路径好，在modelsim安装路径下找到modelsim的.ini文件，改变只读属性。
在这里插入图片描述
在 [Library]下边把复制好的路径，复制进来。

在这里插入图片描述
保存好后，打开Modelsim查看库是不是添加进来了。
在这里插入图片描述

3.搭建仿真系统

这面两步完成后，开始搭建系统文件。相比于以前，写好testbench文件后，还要做一件事情，就是把使用到的IP核的verilog代码也要加进来。
①找到所有的IP的xxx_sim_netlist.v文件
比如我们用到了一个DDS IP核和PLL IP核，我们在我们的工程里依次到以下目录中：
xxx.srcs/sources_1/ip/dds_compiler_0/dds_compiler_0_sim_netlist.v
xxx.srcs/sources_1/ip/CLK_PLL/CLK_PLL_sim_netlist.v(PLL IP 在我工程里我起的名字叫CLK_PLL)

在这里插入图片描述
会发现你用到了几个IP核这里就会有几个IP核。
在这里插入图片描述
②建立仿真文件
找到所有的xxx_sim_netlist.v文件后，我的文件构成是这样的
在sim_ip文件夹中，我们把在①中找到的xxx_sim_netlist.v复制进来。
在tb_workspace中存放modelsim工程
在verilog中存放我们要仿真的代码
在这里插入图片描述
在这里插入图片描述

③在Modelsim中加入仿真库文件
把我们自己写的tsetbench代码 以及 xxx_sim_netlist.v全部加入到Modelsim工程中
注意： xxx_sim_netlist.v仿真时间改成你头文件的`timescale
在这里插入图片描述
点击仿真后，点击Librasries
在这里插入图片描述
在你生成的vivado仿真库中文件夹下，把以下库添加进去一共8个(这个就是①中.PNG库路径，每次新的工程要重新加入一遍)。
在这里插入图片描述
有一个小技巧，在搜索库的时候，直接在下面打字就能出来上。
在这里插入图片描述
添加完之后你会发现你的work里面不只有你的文件还有一些其他文件，找到你的最顶层文件,做完这些就可以进行仿真了
在这里插入图片描述

④特别注意！！！！
第一点 ： 如果你用到了PLL会报错，这是因为PLL IP核对复位信号的时间有一定的要求，因此，你需要在你仿真顶层文件里面把glbl 例化一下。
在这里插入图片描述
这个glbl在哪里的，就在你PLL 的_sim_netlist.v中，所以可以直接在你仿真顶层文件里例化glbl！！
在这里插入图片描述

所以可以直接在你仿真顶层文件里例化glbl！！
在这里插入图片描述
第二点 如果你用了 PS端 你需要暂时把PS端注释掉，因为modelsim仿真不了PS端

Modelsim独立仿真Vivado Clocking Wizard IP Core
qq_43416206的博客
03-26 649
在使用Vivado自带的仿真软件仿真的时候，相对于更优秀的仿真工具Modelsim，效率低了很多，为了更高效的开发，我尝试着用Vivado级联Modelsim仿真，但是级联后还是有一些不方便，所以我便直接使用Modelsim独立仿真，但是对于IP Core的话，就需要添加Vivado IP Core的库文件，本人查阅了很多资料，最终实现了使用Modelsim仿真Vivado Clocking Wizard IP Core，软件版本，Vivado 2017.3、Modelsim SE10.4。
modelsim仿真vivado ip核方法
cigarliang1的博客
03-20 7870
对应modelsim工程案例： 生成仿真库 首先，使用vivado生成仿真库文件 本文以仿真fifo ip核和clk_wiz ip核为例，介绍如何使用modelsim仿真。 会使用生成的unisims_ver和simprims_ver库文件 生成ip核 使用vivado生成相应的ip核。Ip核中会使用相应的*_sim_netlist.v文件。 Testbench文件 写出相应的tb文件，另存为tb_fifo.v文件，如下： /// `...
modelsim仿真vivado ip核方法和遇到的问题
热门推荐
sissiyung的博客
02-03 1万+
modelsim仿真vivado ip核方法和遇到的问题 1. 说明 本文用于记录操作流程以及遇到的问题和解决方法。使用的vivado版本2019.2。modelsim版本19.2。 2. 首先是生成仿真库 参考芯王国的文章 vivado2018.3 与modelsim联合仿真 在这个过程中出现了error，生成的文件夹非常小，还不到100M。tcl shell表示有一个cxl_error.log文件记录了error的情况。使用everything搜索发现该文档在c:\user\你的用户名\appdata
modelsim 和vivado的联合仿真
最新发布
2403_88168036的博客
03-18 600
(5) Simulator executable path 仿真器路径选择，路径会自动识别，如果不能识别，可参考我选择的路径修改一下自己的modelsim路径。2) Compiled library location :选择第2步骤库目录的路径。(4) Compiled library location 选择保存库目录的路径。(3) Family选择你需要对应的fpga系列，我这里选择的all。(2) Language 和 library 选择 all。3、 联合仿真。
modelsim仿真vivado IP核（PLL为例）
weixin_51236955的博客
09-01 1414
运行run_simulation.bat文件。在vivado中创建IP核。
modelsim 独立仿真vivado fifo IP核
李须弥的博客
02-23 5803
1.前言 vivado内自带仿真器，或者可以通过vivado启动第三方仿真工具，联合仿真。但是很多时候，我们希望脱离vivado，利用modelsim或者vcs等第三方仿真工具，高效地仿真。本文介绍如何利用modelsim独立仿真vivado 的IP核(以一个同步fifo为例) 2.准备工作 vivado的ip核仿真相对于altera的ip核仿真较为复杂。altera只需要在仿真的filelist中，添加altera_mf.v以及altera220_model.v，就可以方便地仿真IP核(但是比较新的
modelsim 自动化 独立仿真vivado ip核工程
宏强-Blog
04-18 2837
1.简述 自动化的独立仿真提高FPGA的仿真效率，加快FPGA开发。初学时使用Altera的FPGA，独立仿真带ip核的工程时，还能自己添加IP核的仿真文件实现。但是后来转到xilinx，好像没有办法独立仿真，只能和vivado联合仿真，这效率太低，特别是仿真复杂的图像算法时，人都要都疯了。不过。我细致研究下了，可以实现自动化仿真，还是独立仿，真香！ 2.准备 下面只是参考，实际按自己实际来做。 ...
modelsim 仿真vivado ip
diankui7151的博客
04-24 1159
modelsim 仿真vivado clk_wiz、ram、fifo IP的设置步骤
Modelsim 仿真带有 ip 核的工程
weixin_53440607的博客
04-30 987
将 rtl 代码和 testbench 文件添加到工程，同时也需要添加仿真库文件和 ip 核文件。我这里添加了 altera_mf.v 其文件处于 Quartus 安装文件夹下 \quartus\eda\sim_lib 中，还有 ip 核文件 fifo_matrix.v，以及自己的代码 matrix.v，tb_matrix。参考正点原子开发指南，以生成 3*3 矩阵算法调用 fifo ip 核 为例，讲解如何不需要在 Quartus II 中创建工程直接使用 Modelsim 仿真，增加仿真效率。
Modelsim独立仿真vivado IP核
qq_36625363的博客
11-12 1432
Modelsim独立仿真vivado IP核 链接: https://wenku.baidu.com/view/9c6c7500640e52ea551810a6f524ccbff121ca1a.html(https://mp.csdn.net). 链接: https://www.cnblogs.com/ninghechuan/p/8305925.html
如何仿真IP核(建立modelsim仿真库完整解析
01-06
笔者一直以来都在纠结，自己是否要为仿真编辑相关的教程呢？一般而言，Modelsim 等 价仿真已经成为大众的常识，但是学习仿真是否学习 Modelsim，笔者则是一直保持保 留的态度。笔者认为，仿真是 Modelsim，但是 Modelsim 不是仿真，严格来讲 Modelsim 只是仿真所需的工具而已，又或者说 Modelsim 只是学习仿真的一部小插曲而已。除此 之外，笔者也认为仿真可以是验证语言，但是验证语言却不是仿真，因为验证语言只是 仿真的一小部分而已，事实上仿真也不一定需要验证语言。
在Modelsim中独立调用Vivado的PCIE IP核仿真测试的方法
qq_33300585的博客
12-02 904
在Modelsim中独立调用Vivado的PCIE IP核仿真测试的方法
modelsim独立仿真vivado工程
qq_42694831的博客
12-17 4332
由于现有笔记本带不动vivado自带的仿真工具，所以只能退而求其次，尝试用modelsim来仿真vivado工程。碰到这种软件问题，期间心酸，懂者自懂。故在此分享经验，以防不时之需，毕竟好记性不如烂笔头。由于笔者入坑FPGA才四月有余，对各方各面的理解不是很透彻，部分知识点也是一知半解不敢肯定，所以也欢迎大家批评指正、共同进步。 1、首先需要用modelsim编译xilinx库。该步骤在vivado中进行。笔者vivado版本是2019.1，modelsim版本是10.7。需注意的是，modelsim与v
【FPGA】Modelsim和Vivado的使用_vivado modelsim
2401_87556630的博客
11-11 1150
对于使用Xilinx公司的FPGA芯片的工程，使用Vivado软件自带的仿真工具进行仿真是十分方便的，但缺点在于当工程量相当大的时候，使用芯片开发商自带的仿真工具进行仿真往往十分缓慢。在分析（RTL Analysis）中打开的原理图是一个抽象出的原理图，而在综合中打开的原理图是和FPGA的硬件资源直接相关的原理图。在这里（达芬奇）出现的两个器件，上面的是3.3V的，下面的是1.8V的，故选择上面的即可。通过3.5的在线烧录的方法是无法将程序烧录到板卡上去的，只有将编译好的程序烧录到开发板上的。
vivado和modelsim联合仿真
m0_50793313的博客
01-15 6912
Language可以选择VHDL、verilog或者两者都编译出来，Compile Xilinx IP则是对所有的IP核都生成仿真库，但有时候仿真的都是自己写的代码，不涉及IP核的话，也可以不编译。建议现在vivado上进行综合，检测语法错误，然后点击simulation->Run Simulation->Run Behavioral Simulation即可自动弹出modelsim，如果不能自动弹出可以检查是否已经将modelsim加入环境变量。当你编译仿真库时，vivado会有提示的。
modelsim仿真不出波形_modelsim 自动化 高效独立仿真含vivado IP核的工程
weixin_39581652的博客
12-05 1011
这篇转自我的博客，软件版本为vivado2018.3与modelsim10.6d，后台回复可获得百度云下载连接。其他版本的软件也是同样的过程，只不过vivado与modelsim需要版本对应，不然编译会有IP出错。后半部分的自动化独立仿真是vivado2019.1与modelsim10.6d，但是前后不影响。1.modelsim编译vivado库1)双击启动vivado软件，如下图操作。...
工具篇-modelsim独立仿真带有ISE IP核的文件
qq_39631801的博客
09-12 2871
ISE 是由 Xilinx 公司开发的一款集成开发环境，主要用于 Xilinx FPGA 和 CPLD（复杂可编程逻辑设备）的设计。ISE 提供了从设计编写、设计综合、时序分析、到最后的设备编程等一系列设计步骤的支持。ModelSim 是由 Mentor Graphics（现为 Siemens 业务部门）开发的一款硬件仿真工具，用于仿真和验证数字设计（包括FPGA和ASIC设计）。
modelsim仿真使用到vivado的IP，该如何使用！
bingbang0703的博客
02-02 2216
modelsim仿真时，如果使用到了vivado的IP就会报错，本次就告诉大家如何将vivado的IP添加到modelsim中直接仿真。
modelsim仿真vivado ip核
01-02
### 如何在ModelSim中进行Vivado IP核的仿真配置与操作 #### 准备工作 为了能够在ModelSim中成功仿真来自Vivado的设计，特别是其中包含的各种IP核，前期准备至关重要。这不仅涉及到环境设置还涉及到了解具体的命令和参数。对于想要脱离Vivado集成开发环境而单独使用ModelSim来验证设计的情况来说，确保所有必要的库已经被正确安装并可访问是非常重要的[^1]。 #### 导出Vivado IP核库 当目标是在ModelSim中独立于Vivado运行仿真时，第一步是从Vivado环境中导出所需的IP核及其依赖项。这一过程通常包括创建一个可以被外部工具识别和支持的包。通过特定选项生成INI文件可以帮助简化这个过程中的一些复杂度，并使得后续步骤更加顺畅[^3]。 #### 设置ModelSim项目结构 一旦拥有了从Vivado导出的所有必要组件之后，在ModelSim中的下一步就是建立适当的工作空间布局以便能够顺利加载这些资源。此阶段可能需要调整一些编译选项或是路径变量以适应本地系统的实际情况。例如，指定`-L`标志指向Xilinx提供的模拟原语库的位置，这对于某些类型的IP可能是必需的操作之一[^5]。 #### 编写Do/Tcl脚本自动化流程 考虑到手动执行上述每一步骤可能会耗费大量时间并且容易出错，编写一段TCL/DO脚本来自动完成整个准备工作是一个明智的选择。这段脚本应当能处理诸如初始化库、映射目录、读取顶层模块以及启动实际仿真的任务。下面给出了一段简单的示例代码用于说明目的： ```tcl # 初始化所需库 vlib work vmap unisims_ver $env(XILINX)/verilog/src/unisims vmap secureip $env(XILINX)/secureip # 添加RTL源码和其他相关文件 vlog -work work {path_to_your_sources} # 运行测试平台 vsim -novopt work.top_module_name do wave.do ;# 假设有一个预定义好的波形显示配置文件wave.do run -all ``` 以上代码片段展示了如何利用Tcl语言控制ModelSim的行为，从而实现对由Vivado产生的Verilog/VHDL代码的有效仿真。请注意替换占位符（如`{path_to_your_sources}`）为对应的实际值之前再尝试运行该脚本[^4]。
评论 11
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值