再学 SPI ——(一)SPI片选信号

前言:

为了方便查看博客,特意申请了一个公众号,附上二维码,有兴趣的朋友可以关注,和我一起讨论学习,一起享受技术,一起成长。

在这里插入图片描述


1. 简述

前面也就 SPI 的通信进行过基础的学习,针对的是标准 4 线的 SPI ,近期因为芯片资源有限,不得不使用一根片选 CS 去控制两个 SPI 从设备,在这个过程中,也重新对 SPI 的通信细节有了进一步的了解与认识,还是觉得有必要记录下来,以供查询和学习,也是对 SPI 通信协议的进一步理解。

几篇以前的博客

  1. STM32硬件SPI驱动0.96寸的OLED
  2. 51 软件模拟SPI驱动OLED
  3. SPI专题(二)——STM32驱动FLASH(W25Q64)
  4. SPI专题(一)——基础知识

2. 定义:

CS: (SS, S̅S̅, SSEL, CS, C̅S̅, CE, nSS, /SS, SS#) Slave Select (often active low, output from master)。

CS: SPI从设备是否被选中的,只有片选信号为预先规定的使能信号时(高电位或低电位),对此 SPI 从设备的操作才有效。

通常使用如下图:一个从设备分配一根 SPI 的片选 CS 信号:

在这里插入图片描述

3. CS 信号的有效性

SS: Slave Select (often active low, output from master)。常见的 SPI 从设备的片选信号为低电平选中设备,高电平释放设备。

在这里插入图片描述

3.1 时序:

在这里插入图片描述

3.2 程序
void Flash_WriteEnable(void)
{
	FLASH_CS_LOW;
	Spi_WriteByte(FLASH_WRITE_ENABLE_CMD);//开启写使能
	FLASH_CS_HIGH;
}
3.3 数据通信

在这里插入图片描述

一般读写数据的流程如上图所示,依次是:指令——>地址——>数据。一些设备如:I2C 还具有应答信号。

当 SPI 从设备的片选信号选中后,通信开始,SPI 总线上开始有数据,空闲状态的总线(CS、SCK、MOSI、MISO)是确定的高或者低电平。

3.4 CS片选有效性
3.4.1 OLED、LCD12864等设备,可直接接地,或者通过下拉电阻接地

数据手册:

在这里插入图片描述

3.4.2 SPI Flash,命令执行前需要有一个从高到低的状态变化,不可直接接地

在这里插入图片描述

因为 Flash CS 的状态在通信过程中是变化的,只有在执行 SPI 通信的时候为低,其余是高电平,所以示波器看到的是高低电平之间的变化(Flash 的读写)。若直接接地,CS 状态无法改变,通信失败。

4. 一个CS 控制两个 SPI Slave

从 SPI 的通信协议,我们知道 SPI 总线上的多个 Slave 之间是互斥、分时通信的,即同一时刻只能有一个设备有效,根据这种思路,当需要一个 CS 信号控制两个 Spi Slave 的时候,我们可以在 CS 的控制线上增加一个非门,这样就将两个设备的通信时间区分开了,一个高,另一个低。当然,GPIO 富余的时候,一个设备一个 CS 是简单方便的。

4.1 非门选择
4.1.1 可以用一个逻辑器件实现,非门芯片
4.1.1 简单的可用一个三极管或 MOS 管实现非门逻辑,此处采用 NMOS 实现,如下图:

在这里插入图片描述

5. 注意

  1. 当一起 SPI 从设备的 CS 被选中后,SPI 的总线上时钟、数据开始启动,要留意这种一个 CS 控制两个设备的情况,防止切换过程中数据被改写。

  2. 对于需要提供一个电平跳变的 SPI 从设备,可以在软件中进行设置,如下:

void SPI_SlaveEnable(void)
{
	FLASH_CS_HIGH;
	FLASH_CS_LOW;
}

参考:

1.Serial Peripheral Interface (SPI)

  • 29
    点赞
  • 247
    收藏
    觉得还不错? 一键收藏
  • 14
    评论
在Verilog中实现基于APB的异步SPI需要以下步骤: 1. 设计SPI控制器的时序:确定时钟信号的频率和时钟相位,以及数据传输的时机。根据SPI协议的要求,主机产生时钟脉冲信号,时钟信号通过时钟极性和时钟相位规定数据交换和数据采样的时机。 2. 设计SPI控制器的框图:确定SPI控制器的输入和输出接口。SPI控制器的输入接口包括片选信号SPI_CS_N)、时钟信号(SPI_SCLK)和主机发送的数据(SPI_MOSI)。输出接口包括从机发送的数据(SPI_MISO)。 3. 编写Verilog代码:根据时序和框图设计,编写Verilog代码实现SPI控制器。代码中需要包括对输入接口的读取和输出接口的写入,以及对时钟信号的控制。 参考文献: \[1\] 前置信息全双工/半双工/单工通信协议 \[2\] SPI通信为主从模式,支持一主多从的通信方式,主机通过片选CS信号选中从机。SPI为同步通信协议,传输数据的同时传输时钟信号。SPI为全双工通信协议,同时拥有TX(MOSI)数据通道和RX(MISO)数据通道。 \[3\] SPI通信接口包括SPI_CS_N(片选信号)、SPI_SCLK(时钟信号)、SPI_MOSI(主机发送的数据)和SPI_MISO(从机发送的数据)。 #### 引用[.reference_title] - *1* *2* *3* [SPI详解——原理及Verilog实现](https://blog.csdn.net/xulu1588/article/details/128607351)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^control,239^v3^insert_chatgpt"}} ] [.reference_item] [ .reference_list ]

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 14
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值