quartus下1位全加器的设计（两种方式）

原理图方式

环境：quartus19.1精简版
基本操作参考：https://blog.csdn.net/xianyudewo/article/details/115518238
这里选择的芯片型号

半加器仿真

1、原理图文件

这里用到的元件 and2 xor input output

2、启动综合分析
这里保存为half_adder.bdf

可能会出现Error: Top-level design entity is undefined
办法：

将这个Top-level entity 改为自己要编译的那个文件名字

3、硬件电路图

4、将这个设计的半加器设置成为可调用的元件