ARM内核架构（一）

最新推荐文章于 2024-04-07 09:27:59 发布

Hello Mr.Z

最新推荐文章于 2024-04-07 09:27:59 发布

阅读量1.3k

点赞数

分类专栏： ARM内核架构及指令集

本文链接：https://blog.csdn.net/xiaolangyangyang/article/details/117017380

版权

ARM内核架构及指令集专栏收录该内容

15 篇文章 3 订阅

订阅专栏

ARM内核架构（一）

小狼@http://blog.csdn.net/xiaolangyangyang

两者主要的区别：最主要的区别在于程序空间和数据空间是否是一体的，冯·诺依曼结构程序空间和数据空间是不分开的，而哈佛结构程序空间和数据空间是分开的；
哈弗结构的优势：如果采用流水线设计，如三级流水线：取指，译指，执指，当取指使用程序空间，执指使用数据空间时，可以同时处理，但是传统冯诺依曼结构不支持；
哈弗结构的缺点：哈佛结构复杂，成本高，对外围设备的连接与处理要求高，十不适合外围存储器的扩展。

哈弗结构示意图如下，CPU中集成有Icache和Dcahce，连接在CPU的程序总线和数据总线分开，分别接到Icache和Dcache上，使得程序空间与数据空间分开：

使用哈弗结构的CPU有：Microchip公司的PIC系列芯片、摩托罗拉公司的MC68系列、Zilog公司的Z8系列、ATMEL公司的AVR系列和ARM公司的ARM9、ARM10和ARM11。

arm7TDMI内部没有集成Cache，读取memory时只有一条总线，程序与数据分时复用，属于冯诺依曼结构。

体系结构与采用的独立与否的总线无关，与指令空间和数据空间的分开独立与否有关：

51单片机虽然数据指令存储区是分开的，但总线是分时复用得，所以属于改进型的哈佛结构；
ARM9虽然是哈佛结构，但是之前的版本(例如ARM7)也还是冯·诺依曼结构;
现代处理器虽然外部总线上看是诺依曼结构的，但是由于内部CACHE的存在，依托CACHE已经很好的将二者统一起来，实际上内部来看已经类似改进型哈佛结构的了。

ARM的CP15协处理器的SCTLR寄存器bit[12]控制I-Cache的打开和关闭，SCTLR寄存器的bit[2]控制D-Cache的打开和关闭，系统上电时Icache和Dcache是关闭的。D-Cache必须在开启MMU(内存管理单元)后才能使能。

汇编代码读写cp15以开关icache：
mrc p15,0,r0,c1,c0,0; // 读出cp15的c1到r0中
bic r0, r0, #(1<<12) // bit12 置0 关icache
orr r0, r0, #(1<<12) // bit12 置1 开icache
mcr p15,0,r0,c1,c0,0;

ARM 采用的是32位架构
ARM 约定:
　　Byte ： 8 bits
　　Halfword ：16 bits (2 byte)
　　Word ： 32 bits (4 byte)
大部分ARM core 提供：
　　ARM 指令集（32-bit）
　　Thumb 指令集（16-bit ）
　　Thumb2指令集（16 & 32bit）

ARM 有7个基本工作模式：
　　User ：非特权模式，大部分任务执行在这种模式。
　　FIQ ：当一个高优先级（fast) 中断产生时将会进入这种模式，如高速数据传输或通道处理。
　　IRQ ：当一个低优先级（normal) 中断产生时将会进入这种模式，通常在硬件中断信号后进入该模式。
　　Supervisor ：当复位或软中断指令执行时将会进入这种模式，主要用于系统的初始化。
　　Abort ：当存取异常时将会进入这种模式，当访问非法地址或读取无权限内存地址时进入该模式。
　　Undef ：当执行未定义指令时会进入这种模式，用于支持硬件协处理器的软件仿真。
　　System ：使用和User模式相同寄存器集的特权模式。
　　注意：
　　（1）除User（用户模式）是Normal（普通模式）外，其他6种都是Privilege（特权模式）。
　　（2）Privilege中除Sys模式外，其余5种为异常模式。
　　（3）各种模式的切换，可以是程序员通过代码主动切换（通过写CPSR寄存器）；也可以是CPU在某些情况下自动切换。
　　（4）各种模式下权限和可以访问的寄存器不同。

ARM中7种模式下的寄存器
　　ARM共有37个寄存器，都是32位长度
　　37个寄存器中30个为“通用”型，1个固定用作PC，一个固定用作CPSR，5个固定用作5种异常模式下的SPSR。

图中有名字相同的寄存器，但是不是同一个寄存器。如r13在不同的模式下都有，但是不同模式下的r13都是不一样的，这种寄存器叫影子寄存器。

　　（1）黑色部分的代表共用的寄存器，其他颜色的代表对应工作模式下才有的寄存器。
　　（2）为什么7种模式下的r13是不一样的？
　　　　r13（sp）是堆栈指针，如果7种模式都是采用同一个堆栈指针的话，在某一个模式中，堆栈出现了问题，则会导致7中模式都奔溃，故7种模式的栈都是不同的。
　　（3）r14（lr）是用来存储返回地址的，每种模式的r14都是不同的寄存器。
　　（4）spsr是用于切换模式前，将当前模式的cpsr的内容保存起来，在返回时，再将spsr的值给cpsr。
　　（5）PC（Program control register）为程序指针，PC指向哪里，CPU就会执行哪条指令（所以程序跳转时就是把目标地址代码放到PC中）。
　　（6）整个CPU中只有一个PC（CPSR也只有一个，但SPSR有5个）。

程序状态寄存器CPSR

　　N（Negative）---设置成当前指令运算结果的bit[31]的值。当两个有符号整数运算时，N=1运算结果为负数，N=0运算结果为正。
       Z（Zero）---Z=1运算结果为零；Z=0表示运算的结果不为零。对于CMP指令，Z=1表示进行比较的两个数大小相等。
       C（Carried out）---分四种情况讨论
       1）在加法指令中（包括比较指令CMP），当结果产生进位，则C=1，表示无符号运算发生上溢出；其他情况C=0。
       2）在减法指令中（包括减法指令CMP），当运算发生借位，则C=0，表示无符号运算发生下溢出；其他情况下C=1。
       3）对于包含移位操作的非加减运算指令，C中包含最后一次溢出的位的数值
       4）对于其他非加减运算指令，C位的值通常不受影响
       V（oVerflow）---对于加减运算指令，当操作数和运算结果为二进制的补码表示的带符号数时，V=1符号为溢出；通常其他指令不影响V位。
       I和F---当I=1时禁止IRQ中断，当F=1时禁止FIQ中断
       T---对于ARM V4以更高版本的T系列ARM处理器，T=0表示执行ARM指令；T=1表示执行Thumb指令

M[4:0]---定义了的ARM工作模式，具体下中表CSPR[4：0]定义的ARM工作模式。

CPSR[4:0]	处理器模式	可访问的寄存器
0b10000	USER	R0~R14；PC；CPSR
0b10001	FIQ	R0~R7；R8_FIQ-R14_fiq；PC；CPSR；SPSR_fiq
0b10010	IRQ	R0~R12；R13_irq-R14_irq；PC；CPSR；SPSR_irq
0b10011	SUPERVISOR	R0~R12；R13_svc-R14_svc；PC；CPSR；SPSR_svc
0b10111	ABORT	R0~R12；R13_abt-R14_abt；PC；CPSR；SPSR_abt
0b11011	UNDEFINED	R0~R12；R13_und-R14_und；PC；CPSR；SPSR_und
0b11111	SYSTEM	R0~R14；PC；CPSR

R0~R7
所有工作模式下，R0-R7都分别指向同一个物理寄存器（共8个物理寄存器），它们未被系统用作特殊的用途。在中断或异常处理进行工作模式转换时，由于不同工作模式均使用相同的物理寄存器，可能造成寄存器中数据的破坏。
R8~R12
在User&System、IRQ、Svc、Abt和Und模式下访问的R8~R12都是同一个物理寄存器（共5个物理寄存器）；在FIQ模式下，访问的R8_fiq~R12_fiq是另外独立的物理寄存器（共5个物理寄存器）。

R13和R14
       在User&System、IRQ、FIQ、Svc、Abt和Und访问的R13_~R14都是各自模式下独立的物理寄存器（共12个物理寄存器）。
       R13在ARM指令中常用作堆栈指针（SP），但这只是一种习惯用法，用户也可使用其他的寄存器作为堆栈指针。而在Thumb指令集中，某些指令强制性的要求使用R13作为堆栈指针。
       由于处理器的每种工作模式均有自己独立的物理寄存器R13，在用户应用程序的初始化部分，一般都要初始化每种模式下的R13，使其指向该工作模式的栈空间。这样，当程序进入异常模式时，可以将需要保护的寄存器放入R13所指向的堆栈，而当程序从异常模式返回时，则从对应的堆栈中恢复，采用这种方式可以保证异常发生后程序的正常执行。
       R14称为链接寄存器(Link Register)，当执行子程序调用指令(BL)时，R14可得到R15(程序计数器PC)的备份。在每一种工作模式下，都可用R14保存子程序的返回地址，当用BL或BLX指令调用子程序时，将PC的当前值复制给R14，执行完子程序后，又将R14的值复制回PC，即可完成子程序的调用返回。以上的描述可用指令完成。
　　执行以下任意一条指令：
       MOV PC, LR
       BX LR
　　在子程序入口处使用以下指令将R14存入堆栈：
       STMFD SP！,{,LR}
　　对应的，使用以下指令可以完成子程序返回：
       LDMFD SP！,{,PC}

程序计数器PC(R15)
       所有工作模式下访问的R15都是同一个物理寄存器，由于ARM体系结构采用了多级流水线技术，对于ARM指令集而言，PC总是指向当前指令的下两条指令的地址，即PC的值为当前指令的地址值加8个字节(每个ARM指令四个字节)。
CPSR和SPSR
       R16用作CPSR(Current Program Status Register，当前程序状态寄存器)，CPSR可在任何工作模式下被访问，它包括条件标志位、中断禁止位、当前处理器模式标志位，以及其他一些相关的控制和状态位。
       每一种工作模式下又都有一个专用的物理状态寄存器，称为SPSR(Specified Program Status Register，备份的程序状态寄存器)，当异常发生时，SPSR用于保存CPSR的当前值，从异常退出时则可由SPSR来恢复CPSR。
       User模式和System模式不属于异常模式，它们没有SPSR，当在这两种模式下访问SPSR，结果是未知的。

冯诺依曼与哈佛结构的区别

ARM的编程模式及寄存器