quartus仿真32：74161构成的模7计数器

最新推荐文章于 2025-03-30 22:24:22 发布
最新推荐文章于 2025-03-30 22:24:22 发布
阅读量1.3w 收藏 51
点赞数 4
分类专栏： 数电
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xiong_xin/article/details/109209369
版权
  • 异步清零法，从0计数到6然后利用过渡态7完成清零操作
  • 同步置零法，计数到6时输出一个置位信号，将准备的数字0000输入到计数器中
  • 清零和置数的控制端输入相当于对计数数字的译码的过程
  • 清零法很遗憾的是有毛刺导致只能计数4个状态，置零法的输出很干净从000到110

在这里插入图片描述

  • 利用OC端进行置数，计数器数到1111时会输出一个高脉冲，加上反相器可以用作置位信号的输入。故要往上数7个状态，同理可以利用QD端输出的高电平从0111到1000，作用与OC端相同，同样往上数7个数。
  • 可以看出波形都挺规整的，输出状态也对应上了
    在这里插入图片描述
Multisim14.0仿真应用设计（一百四十九）基于74LS90的七进制计数器应用设计仿真
zhusl6688的博客
04-10 1254
一、仿真原理图：
七进制计数器
01-17
labview 的数字电路仿真，是7进制的计数器，用的是脉冲式触发的JK触发器组成的。
同步七进制计数器设计
weixin_42048463的博客
10-06 1万+
本题为2018年山东大学研究生入学考试数字电路综合题第六题.
分秒计数器设计
xyh3123334836的博客
03-30 378
11、点击最下方的Wave，根据图片点击左下角的黑点消除文件前缀，这样看着舒服点。6、用VsCode打开md_counter_tb.v文件，编写仿真代码。10、点击最下方的sim，然后右键uut，在选项中选择Add Wave。14、完整编译运行一次，发现未报错，然后配置引脚，配置完成后再次编译。5、用VsCode打开md_counter.v文件，编写源代码。4、打开文件tb，创建md_counter_tb.v文件。3、打开文件trl，创建md_counter.v文件。2、打开项目文件，创建三个目录。
七位制计数器建模
qq_56150822的博客
07-01 1138
一、实验目的：从行为级的角度描述功能电路。 二、实验内容：Verilog HDL数字系统设计及仿真第六页例题1.3。 三、实验代码： module Counter(Q,CLK,RESET); output [2:0] Q; input CLK,RESET; reg [2:0] Q; always @ (posedge CLK) if (RESET) Q<=0; else if (Q==6) Q<=0; else Q<=Q+1; endmodule 四、实验步骤： 1、建立工程：.
【数电】74161 搭建模 7 计数器（M = 7）
tsumikistep的博客
09-18 2651
西安电子科技大学数电实验（使用了部分老师的 ppt）
四位十进制计数器verilog_计数器及其应用
weixin_39880150的博客
10-29 1万+
一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成1/N分频器二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计...
数字逻辑练习题（十一）利用74LS161设计一个七进制计数器
热门推荐
＃两个西柚
06-27 5万+
一、题目描述 已知74LS161为同步四位二进制加法计数器，其逻辑符号和功能表如下，请利用74LS161设计一个七进制计数器。应写出分析设计过程。 二、问题解答 (1)分析 采用同步置数法进行设计： ...
quartus仿真25：JK触发器构成的模7计数器（分析）
Never Give Up
10-19 6524
分析是给出电路图分析逻辑功能 根据驱动方程写出状态转移方程绘制状态转移表 犯得两个错误 Q2Q1‾≠Q2‾⋅Q1‾\overline{Q_2Q_1}\neq\overline{Q_2} \cdot \overline{Q_1}Q2​Q1​​​=Q2​​⋅Q1​​ 注意连线从Q2口出还是Q2反口出 参考分析可以反向思考设计一个可以自启动的模7计数器 ...
模为100计数器 protues仿真 74161
09-27
protues下的74161仿真，模为一百供大家学习与参考
同步置数法接成的七进制计数器.ms7
11-22
用74160以同步置数法实现了同步七进制计数器的功能. 掌握74160的应用方法对于提升电路设计效率有着十分重要的作用.
JK触发器 设计一个七进制计数器
05-23
用JK触发器 设计一个七进制计数器,要求它能自启动。已知该计数器的状态转换图及状态编码
同步七进制加法计数器.ms7
11-12
本电路实现了同步七进制加法计数器的功能: 电路能准确地按照七进制加法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
161 计数器
11-23
好用 同步 计数器 为可构成预置的 4 位二进
模24计数器_quartusII_模24计数器_FPGAverilog_74390模24计数器_
09-29
本项目以"模24计数器"为主题，通过Quartus II进行Verilog HDL（硬件描述语言）编程，旨在实现一个能从0计数到23（模24）并循环的计数器。74390是一种经典的集成芯片，常用于构建各种计数器结构，但在这里我们将使用...
quartus18.0编译仿真的十进制计数器
03-31
在本教程中，我们将使用Altera公司的Quartus 18.0软件来设计和仿真一个十进制计数器。 **Quartus 18.0**是Altera（现已被Intel收购）开发的一款强大的FPGA设计工具，它提供了从设计输入、综合、适配、编程到仿真等...
quartus17.1利用74161实现模10计数器电路
09-16
在Quartus 17.1中，你可以按照以下步骤利用74161设计一个模10计数器电路： 1. **创建新项目**：打开Quartus，选择"New Project"并设置你的工程名称及保存位置。 2. **添加器件库**：从元件库中添加74161器件支持，...
基于Quartus II 9.0的步进电机控制器设计：脉冲分配器与计数器实现
最新发布
05-24
文中不仅阐述了各组件的设计原理，还展示了利用Quartus II 9.0进行电路原理图设计、编译和仿真的全过程，最终通过仿真验证了设计方案的可行性。 适合人群：电子工程专业学生、硬件工程师、自动化控制系统开发者。 ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值