quartus仿真32：74161构成的模7计数器

最新推荐文章于 2023-05-16 17:33:36 发布
最新推荐文章于 2023-05-16 17:33:36 发布
阅读量1.2w 收藏 46
点赞数 2
分类专栏： 数电
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xiong_xin/article/details/109209369
版权
  • 异步清零法，从0计数到6然后利用过渡态7完成清零操作
  • 同步置零法，计数到6时输出一个置位信号，将准备的数字0000输入到计数器中
  • 清零和置数的控制端输入相当于对计数数字的译码的过程
  • 清零法很遗憾的是有毛刺导致只能计数4个状态，置零法的输出很干净从000到110

在这里插入图片描述

  • 利用OC端进行置数，计数器数到1111时会输出一个高脉冲，加上反相器可以用作置位信号的输入。故要往上数7个状态，同理可以利用QD端输出的高电平从0111到1000，作用与OC端相同，同样往上数7个数。
  • 可以看出波形都挺规整的，输出状态也对应上了
    在这里插入图片描述
只是有点小怂
关注
专栏目录
模24计数器_quartusII_模24计数器_FPGAverilog_74390模24计数器_
09-29
本项目以"模24计数器"为主题，通过Quartus II进行Verilog HDL（硬件描述语言）编程，旨在实现一个能从0计数到23（模24）并循环的计数器。74390是一种经典的集成芯片，常用于构建各种计数器结构，但在这里我们将使用...
数字逻辑练习题（十一）利用74LS161设计一个七进制计数器
热门推荐
＃两个西柚
06-27 5万+
一、题目描述 已知74LS161为同步四位二进制加法计数器，其逻辑符号和功能表如下，请利用74LS161设计一个七进制计数器。应写出分析设计过程。 二、问题解答 (1)分析 采用同步置数法进行设计： ...
数电实验 数字电子钟设计 基于quartus 实现计时校时闹钟秒表稍复杂音频 分享电路图设计以及工程文件
listboy的博客
01-02 5万+
数字电子钟设计 本文主要完成数字电子钟的以下功能 1、计时功能（24小时） 2、秒表功能（一个按键实现开始暂停，另一个按键实现清零功能） 3、闹钟功能（设置闹钟以及到时响10秒） 4、校时功能 5、其他功能（清零、加速、星期、八位数码管显示等） 前排提示：前面几篇文章介绍过的内容就不详细介绍了，可以看我专栏的前几篇文章。 PS.工程文件放在最后面 总体设计 本次设计主要是在前一篇文章 数字电子钟基本功能的实现 的基础上改编而成的，主要结构不变，分频器将50MHz分为较低的频率备用；dig_select
【数字逻辑与EDA技术】verilog HDL语法-期末考试重点总结
CE00001的博客
06-01 1万+
数字逻辑与eda技术 期末复习
Quartus+Modelsim实现计数器
hr_kunyiqingnian的博客
05-16 1286
主要实现计数器的输出在0-1转化，其cnt在最大值（24）时归零。
四位十进制计数器verilog_计数器及其应用
weixin_39880150的博客
10-29 1万+
一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成1/N分频器二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计...
quartus18.0编译仿真的十进制计数器
03-31
在本教程中，我们将使用Altera公司的Quartus 18.0软件来设计和仿真一个十进制计数器。 **Quartus 18.0**是Altera（现已被Intel收购）开发的一款强大的FPGA设计工具，它提供了从设计输入、综合、适配、编程到仿真等...
quartus仿真实现74ls161芯片制作的计数器
02-04
使用74ls161芯片为核心制作的计数器。 61 的清除端是异步的。当清除端 CLEAR 为低电平时，不管时钟 端 CLOCK 状态如何，即可完成清除功能。 161 的预置是同步的。当置入控制器 LOAD 为低电平时，在 CLOCK 上升沿...
Quartus ii与verilog实现8位计数器，Modelsim仿真
04-05
本项目通过使用Altera公司的集成开发环境Quartus II 13.0和硬件描述语言Verilog，实现了8位计数器，并在ModelSim仿真环境中进行了验证。以下是对这个项目的详细解释： 首先，我们要理解Verilog。Verilog是一种广泛...
161 计数器
11-23
好用 同步 计数器 为可构成预置的 4 位二进
七进制计数器
01-17
labview 的数字电路仿真，是7进制的计数器，用的是脉冲式触发的JK触发器组成的。
时序逻辑2
qq_43581718的博客
05-07 1583
一、锁存器 一种存放数码的部件 1、特点 ①、锁存信号无效时，锁存器的输出跟随输入 ②、锁存信号有效时，锁存器输入保持锁存信号跳变时的状态 2、种类 双二位锁存器、四位锁存器、双四位锁存器、八位透明锁存器、八位可寻址锁存器 3、74LS373 二、寄存器 1、特点 ①、采用边沿触发控制 74LS374 ②、在时钟脉冲控制下，所存数据向左或向右移位 2、通用移位寄存器74LS299 通用移位...
数电心得
weixin_45090266的博客
06-04 1821
用74LS195设计一个模N=7的具有自启动特性的移位型计数器 在网上没有找到用74195设计模7的计数器，然后决定自己写一个，分享一下，话不多说，回归正文。 不用置数，默认刚开始的值为0000 大体思路从0000到1111，然后通过1111与非之后得到0到清零端，注意本器件为右移，异步清零 主体循环 0000→1000→1100→0110→1011→1101→1110→1111→0000 接下...
quartus仿真25：JK触发器构成的模7计数器（分析）
Never Give Up
10-19 5879
分析是给出电路图分析逻辑功能 根据驱动方程写出状态转移方程绘制状态转移表 犯得两个错误 Q2Q1‾≠Q2‾⋅Q1‾\overline{Q_2Q_1}\neq\overline{Q_2} \cdot \overline{Q_1}Q2​Q1​​​=Q2​​⋅Q1​​ 注意连线从Q2口出还是Q2反口出 参考分析可以反向思考设计一个可以自启动的模7计数器 ...
计数器 波形仿真 signaltap
74138
04-20 1900
计数器代码 与74161不同，不用其他的管脚，只要计数哦那个计数功能就好。所以可以把2个使能端，同步/异步清零端，数据段都去掉，只留下时钟端。还有输出数据段和溢出端。计数器代码如下module conter(  CLK   ,  //xia jiang yan      CNTVAL, // 输出的计数值信号  OV    );// 计数溢出信号，计数值为最大值时该信号为1input CLK   ...
二、FPGA之模71计数器设计
u011951277的专栏
05-12 1042
本次是第二次试验，用于设计模71计数器设计 module mod71(clk,rst_n,ge,shi);             input clk;             input rst_n;             output[3:0]ge;             output[2:0]shi;                          reg[3:0
初识FPGA：用FPGA进行简单74138、74161电路设计
SBDYONE的博客
10-26 5700
一、用2片3-8 译码器拼接成4-16 译码器 1、3-8译码器功能表        2、实现原理图   采用两个3-8译码器上片为高八位，下片低八位。输入为INA、INB、INC、IND（由低到高位），EN=0。IND=0时,下片工作；IND=1时,上片工作； 3、仿真波形图 通过上述的仿真波形可以看到， 该流程中的仿真， 可以看到组合逻辑延迟造成的竞争与冒险。 二、用...
七位制计数器建模
qq_56150822的博客
07-01 940
一、实验目的：从行为级的角度描述功能电路。 二、实验内容：Verilog HDL数字系统设计及仿真第六页例题1.3。 三、实验代码： module Counter(Q,CLK,RESET); output [2:0] Q; input CLK,RESET; reg [2:0] Q; always @ (posedge CLK) if (RESET) Q<=0; else if (Q==6) Q<=0; else Q<=Q+1; endmodule 四、实验步骤： 1、建立工程：.
在quartus中用74161实现模28计数器
最新发布
06-02
在Quartus II中使用74161实现模28计数器的步骤如下： 1. 打开Quartus II软件，创建一个新工程。 2. 在“File”菜单中选择“New”，创建一个新的VHDL文件。 3. 在VHDL文件中，定义输入输出端口和内部信号： ```vhdl entity counter_28 is Port ( clk : in STD_LOGIC; -- 时钟信号 reset : in STD_LOGIC; -- 复位信号 count_out : out STD_LOGIC_VECTOR (4 downto 0)); -- 输出计数值 end counter_28; architecture Behavioral of counter_28 is signal counter : std_logic_vector(4 downto 0); -- 内部计数器 begin ``` 4. 在内部信号中定义一个5位二进制计数器，使用74161实现： ```vhdl process(clk, reset) begin if reset = '1' then -- 复位计数器 counter <= "00000"; elsif rising_edge(clk) then -- 时钟上升沿触发 if counter = "11111" then -- 判断是否到达最大值，需要复位 counter <= "00000"; else counter <= counter + 1; -- 计数器加1 end if; end if; end process; ``` 5. 将最高位的输出引脚Q4连接到最低位的输入引脚CP，形成一个环形计数器： ```vhdl process(clk, reset) begin if reset = '1' then -- 复位计数器 counter <= "00000"; elsif rising_edge(clk) then -- 时钟上升沿触发 if counter = "11111" then -- 判断是否到达最大值，需要复位 counter <= "00000"; else counter <= counter + 1; -- 计数器加1 end if; end if; end process; process(counter) begin case counter(3 downto 0) is when "0000" => count_out <= "00000"; -- 输出0 when "0001" => count_out <= "00001"; -- 输出1 when "0010" => count_out <= "00010"; -- 输出2 when "0011" => count_out <= "00011"; -- 输出3 when "0100" => count_out <= "00100"; -- 输出4 when "0101" => count_out <= "00101"; -- 输出5 when "0110" => count_out <= "00110"; -- 输出6 when "0111" => count_out <= "00111"; -- 输出7 when "1000" => count_out <= "01000"; -- 输出8 when "1001" => count_out <= "01001"; -- 输出9 when "1010" => count_out <= "01010"; -- 输出10 when "1011" => count_out <= "01011"; -- 输出11 when "1100" => count_out <= "01100"; -- 输出12 when "1101" => count_out <= "01101"; -- 输出13 when "1110" => count_out <= "01110"; -- 输出14 when "1111" => count_out <= "01111"; -- 输出15 end case; count_out(4) <= counter(4); -- 最高位输出 end process; ``` 6. 在仿真中测试代码，确保计数器正常工作。 7. 在Quartus中生成并下载到FPGA板子上，测试计数器是否正常工作。 需要注意的是，以上代码仅实现了简单的模28计数器，实际应用中可能需要进一步的优化和改进。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值