本文转载自硬件十万个为什么
低压差稳压器(LDO) 可用来为高速时钟、模数转换器、数模转换器、压控振荡器和锁相环这些电路供电。噪声对于高性能模拟电路的设计人员而言极为重要。降低噪声的关键是保持LDO噪声增益接近单位增益,且不影响交流性能或直流闭环增益。
本文描述简单的RC网络如何降低可调节输出低压差稳压器的输出噪声。本文通过实验数据来演示这一简单方法的有效性。虽然RC网络的主要目的是降噪,但它也能改善电源抑制和负载瞬态响应。
图1显示典型可调节输出LDO的简化框图。输出电压VOUT等于基准电压与误差放大器直流闭环增益的乘积:VOUT= VR× (1 + R1/R2),其中(1 +R1/R2)是误差放大器的直流闭环增益。
图1. 显示内部噪声源的可调节LDO简化框图
误差放大器噪声VN和基准电压噪声VRN放大相同的倍数,使输出噪声与设定的输出电压成比例增加。这使得输出电压上的噪声比参考电压高但小于2倍,输出噪声适度增加但在敏感应用中哪怕这种适度增加都有可能无法接受。
LDO噪声
LDO的主要噪声源是内部基准电压和误差放大器。当今的器件工作时内部偏置电流为几百nA或更低,可实现高达15μA的静态电流。这些小电流需要使用高达1 GΩ的偏置电阻,使得误差放大器和基准电压电路相比分立式部署更为噪杂。典型LDO采用电阻分压器设置输出电压&#x