【DFT】DFT入门介绍

文章介绍了芯片测试的两个主要方面——功能测试和生产测试,以及可测试性设计(DFT)的概念,包括生产测试的目的和DFT技术如边界扫描测试、扫描测试和内建自测试(BIST)的应用。此外,还讨论了芯片缺陷模型,如stuck-at-0和stuck-at-1模型。
摘要由CSDN通过智能技术生成

一、芯片测试

        芯片测试一般包含功能测试和生产测试。功能测试是验证电路功能的正确性,也包括电路性能,比如设计一个加法器,功能测试目的就是验证这个加法的功能是否可以如期实现。而生产测试是为了测试芯片在生产过程中是否会因为外力导致电路缺陷,一般包括电源短路,导线开路或短路、晶体管source和drain之间短路等

二、什么是DFT

        DFT全称可测试性技术(DesignFor Test),是一种专为测试的集成电路设计。这里的测试一般指两部分:一是为筛出好芯片(无物理缺陷)出货而进行的生产测试;二是为芯片回来后的调试提供一些测试手段。可测试性方法是指添加到被测电路上使得对被测电路的测试更容易、更快,并且在检测故障数量上效率更高的硬件方法。

三、缺陷模型

        当芯片存在制造缺陷时,物理缺陷会对电路造成逻辑行为影响。开路为导致信号传播high或low不固定值。信号短路到power上,会导致该信号一直为high。信号短路到ground上,会导致该信号一直为low。许多制造缺陷可以用行业标准的固定故障模型来表示。

        stuck-at-0 model表示不管其他信号怎么变化,该信号永久是0。stuck-at-1 model表示不管其他信号怎么变化,该信号永久是1.如下图所示一个两输入与门输出stuck-at-0缺陷,则输出始终为0,不管输入端是什么。

 

四、DFT有哪些技术

        DFT有三种基本测试手段:1.边界扫描测试(Boundry Scan Test);2.扫描测试(Scan Test);3.内建自测试(BIST,Build-In Self-Test),BIST又分为测试memory的MBIST,测试Special IP的Logic BIST,测试Analog IP的LoopbackBIST。除了以上3种基本测试手段外,还有一些特殊的电路设计专为硅后调试使用。

        边界扫面测试的主要目标是被测电路的边界,而不是芯片内部或内核内部。扫描测试是通过插入可控可观测的扫面寄存器实现测试电路内部逻辑。内建自测试是预先在待测模块中加入回环自测试。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

X-Lancer

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值