HCSL电平和LPHCSL电平

HCSL（HCSL--High−speed Current Steering Logic）一般用于PCIE参考时钟的电平类型，根据规范需要下拉电路，HCSL是电流输出驱动类型，输出结构需要50Ω电阻器接地的15 mA开关电流源驱动。

LPHCSL（Low-Power HCSL）是为了降低传统的HCSL驱动器的功耗而开发的。采用推-拉（push-pull）电压驱动，电流消耗大约4到5mA。LP-HCSL的主要优点包括更好的驱动长线的性能，易于AC耦合，减少PCB板子面积，易于布线，降低材料成本。

LPHCSL在驱动长线时能提供更高的上升速率。而传统的HCSL驱动取决于外部50欧姆终端来产生时钟的下降沿，这使得上升/下降匹配非常困难，因为仅时钟的上升沿受传统HCSL输出控制，而LPHCSL输出控制时钟的上升沿和下降沿，LPHCSL更快的上升速率对驱动长线时非常重要的。

注意：使用HCSL电平输出的时钟BUFFER或时钟驱动器时，一定要接50Ω电阻器到地，才能有时钟输出。